lx2014822 2015-07-11 12:51 采纳率: 0%
浏览 2800

哪位大神熟悉FPGA的FIFO操作,尤其是IP软核,帮个忙分析一下原因

图片说明
这是我用IP核生成的FIFO,测试了一下,为什么q[7:0]输出的数据全都是00啊?顶层中重实例化的FIFO:
FIFO FIFO_inst(
.clock ( clk ),
.data ( Rx_Data ),
.rdreq ( read ),
.wrreq (write),
.empty ( empty_sig ),
.full ( full_sig ),
.q ( Tx_Data )
);
串行接收数据时write=1, read =0,另外两两数据之间有个空闲时间,这时write=0, read =1,就这样交替着读写,请问有哪里错了吗?

  • 写回答

3条回答

  • devmiao 2015-07-11 14:26
    关注
    评论

报告相同问题?

悬赏问题

  • ¥15 MATLAB怎么通过柱坐标变换画开口是圆形的旋转抛物面?
  • ¥15 寻一个支付宝扫码远程授权登录的软件助手app
  • ¥15 解riccati方程组
  • ¥15 display:none;样式在嵌套结构中的已设置了display样式的元素上不起作用?
  • ¥15 使用rabbitMQ 消息队列作为url源进行多线程爬取时,总有几个url没有处理的问题。
  • ¥15 Ubuntu在安装序列比对软件STAR时出现报错如何解决
  • ¥50 树莓派安卓APK系统签名
  • ¥65 汇编语言除法溢出问题
  • ¥15 Visual Studio问题
  • ¥20 求一个html代码,有偿