ZXJ_iphone0406 2015-09-14 01:46 采纳率: 0%
浏览 1950

Verilog语言中include如何使用?

我有一些macro.vh以及参数文件parameter.h,作为全局参数在工程文件中,但是我写' include “parameter.h”会出错,出错信息:synth 8-29841.how to deal with?thanks!

  • 写回答

2条回答 默认 最新

  • weixin_39277081 2019-03-30 02:35
    关注

    一般這種問題都是出現在你的simulator找不到你的parameter所存在的目錄
    查閱simulator的user manual, 應該可以指定simulator到你指定的目錄存取parameter.h

    评论

报告相同问题?

悬赏问题

  • ¥100 关于使用MATLAB中copularnd函数的问题
  • ¥20 在虚拟机的pycharm上
  • ¥15 jupyterthemes 设置完毕后没有效果
  • ¥15 matlab图像高斯低通滤波
  • ¥15 针对曲面部件的制孔路径规划,大家有什么思路吗
  • ¥15 钢筋实图交点识别,机器视觉代码
  • ¥15 如何在Linux系统中,但是在window系统上idea里面可以正常运行?(相关搜索:jar包)
  • ¥50 400g qsfp 光模块iphy方案
  • ¥15 两块ADC0804用proteus仿真时,出现异常
  • ¥15 关于风控系统,如何去选择