qq_34195833 2016-03-07 01:47 采纳率: 0%
浏览 2532

用vhdl语言设计(7,4)循环码

要用quartus做用modelsim仿真,用到移位寄存器,和并串转换器

  • 写回答

1条回答

  • qq_34195833 2016-03-07 01:48
    关注

    图片说明

    评论

报告相同问题?

悬赏问题

  • ¥15 delta降尺度计算的一些细节,有偿
  • ¥15 Arduino红外遥控代码有问题
  • ¥15 数值计算离散正交多项式
  • ¥30 数值计算均差系数编程
  • ¥15 redis-full-check比较 两个集群的数据出错
  • ¥15 Matlab编程问题
  • ¥15 训练的多模态特征融合模型准确度很低怎么办
  • ¥15 kylin启动报错log4j类冲突
  • ¥15 超声波模块测距控制点灯,灯的闪烁很不稳定,经过调试发现测的距离偏大
  • ¥15 import arcpy出现importing _arcgisscripting 找不到相关程序