2 qq 33513067 qq_33513067 于 2016.04.07 14:34 提问

FPGA大神求帮忙急急急急急

用Verilog hdl语言编写一个程序可以让数码管动态显示
就是用这个编写一个程序就行,

3个回答

CSDNXIAON
CSDNXIAON   2016.04.07 15:05

急急急!!!哪位来帮忙啊!!!!!!
求大神帮忙完善一个java小游戏,急急急!!!!
Java登录验证求解?????急急急!!!十万火急!!!
----------------------同志你好,我是CSDN问答机器人小N,奉组织之命为你提供参考答案,编程尚未成功,同志仍需努力!

yongyuan14
yongyuan14   2016.04.07 15:23

楼主用的是七段数码管?硬件连接图呢?

yongyuan14
yongyuan14 单片机上写过并行给数码管的,Verilog写过通过SPI给数码管的,得看具体的原理图
一年多之前 回复
qq_33513067
qq_33513067 是编写好Verilog hdl程序后直接下载到实验开发板上直接演示的
一年多之前 回复
qq_33513067
qq_33513067   2016.04.07 15:27

是编写好Verilog hdl 程序后下载到板子上直接演示的

Csdn user default icon
上传中...
上传图片
插入图片
准确详细的回答,更有利于被提问者采纳,从而获得C币。复制、灌水、广告等回答会被删除,是时候展现真正的技术了!