sinat_36160163 2017-03-07 13:01 采纳率: 0%
浏览 6284

verilog多次例化的module是并行执行的吗

FPGA新手提问,verilog程序中多次例化同一个module,在顶层module中多次例化的module是并行执行还是串行执行的?

```ad7606 u1_ad7606
(
//Input ports
.sysclk (sysclk),
.ad_DB (ad_DB_1),
.busy (ad_busy_1),
.RST_B (reset_b),
//Output ports
.cva_cvb (ad_cva_cvb_1),
.rd (ad_rd_1),
.cs (ad_cs_1),
.rst (ad_rst_1),
.ad_DATA (ad_DATA_1)
);

   ad7606 u2_ad7606
        (
        //Input ports
        .sysclk     (sysclk),
        .ad_DB      (ad_DB_2),
        .busy       (ad_busy_2),
        .RST_B      (reset_b),
        //Output ports
        .cva_cvb    (ad_cva_cvb_2),
        .rd        (ad_rd_2),
        .cs        (ad_cs_2),
        .rst       (ad_rst_2),
        .ad_DATA    (ad_DATA_2)
        );  

  • 写回答

4条回答 默认 最新

  • devmiao 2017-03-07 15:47
    关注
    评论

报告相同问题?

悬赏问题

  • ¥15 求差集那个函数有问题,有无佬可以解决
  • ¥15 【提问】基于Invest的水源涵养
  • ¥20 微信网友居然可以通过vx号找到我绑的手机号
  • ¥15 寻一个支付宝扫码远程授权登录的软件助手app
  • ¥15 解riccati方程组
  • ¥15 display:none;样式在嵌套结构中的已设置了display样式的元素上不起作用?
  • ¥15 使用rabbitMQ 消息队列作为url源进行多线程爬取时,总有几个url没有处理的问题。
  • ¥15 Ubuntu在安装序列比对软件STAR时出现报错如何解决
  • ¥50 树莓派安卓APK系统签名
  • ¥65 汇编语言除法溢出问题