需要在pl端设置多个串口，但要求每个串口FIFO要大于128byte，求问，用什么方式和ps通信？如何设定使用这个FIFO？用哪种类型FIFO？
Zynq，使用ps与pl数据交互问题
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
2条回答 默认 最新
鹏哥DIY 2019-04-01 13:15关注用AXI4-stream类型的，也就是ZYNQ配置的时候里面的AXI4 HP总线的，然后你可以把串口进行AXI4 IP的封装，具体步骤我的博客里有https://blog.csdn.net/WP_FD，你可以持续关注
解决 无用评论 打赏举报 分享
- 2022-11-08 17:17回答 1 已采纳 估计你输入时钟 PSS REF CLK 的时钟 33.333 MHZ你输入的时候多保留几位小数，比如33.333333
- 2023-03-20 17:30回答 2 已采纳 问题解决 struct v4l2_subdev_format fmt; fmt.which = 1; fmt.pad = 0; ```c++ ```
- 2023-01-08 14:17回答 5 已采纳 zynq 将u-boot env partition settings->image storage media（primary sd）primary flash 修改为 primary sd
- 2024-04-23 13:56本章通过Zynq的GP Master接口读写PL端的BRAM，实现与PL的交互。在本实验中 加入了自定义的FPGA程序，并利用AXI4总线进行配置，通知其何时读写BRAM。 以下为本实验原理图，CPU通过AXI BRAM Controller读取BRAM数据，...
- 2022-05-03 17:18回答 2 已采纳 你多半看错了，大部分SPI Flash可以一次性全部读完，写的时候倒是只能写256字节，而且不能跨页。因为写入需要先写入页缓存，然后写入flash，缓存容量有限制，而读出并不需要缓存，没有一次性读出量
- 2022-07-03 21:52回答 2 已采纳 需要接个驱动板，将HDMI信号转为屏需要的数据信号。搜了一圈没有直接能用的28pin的，可以买个HDMI LCD驱动板，然后自己做个转接板
- 2023-02-28 21:54回答 1 已采纳 您好，关于您的问题，可能需要更详细的信息才能得出准确的答案。但是，我可以提供一些可能有帮助的建议： 确保您使用的是适当的QSPI flash芯片，能够被您的Zynq 7010 FPGA识别并正常使用。
- 2019-10-04 10:39天使之猜的博客 在米尔科技的z-turn板上，采用AXI DMA 实现zynq的PS与PL数据交互。 二、分析 ①PS数据传PL 驱动中的测试程序中给出一堆数据，通过DMA传输到AXI4-Stream Data FIFO ,PL端从DATA FIFO中把数据读出来。 ②PL数据传...
- 2022-08-09 11:37回答 1 已采纳 代码看不出问题，怀疑是板子硬件方面可能有问题。从代码上看 rst_n = 0 时，LED 会亮一下。需要你去检查板子的复位 rst_n 信号是不是稳定。
- 2018-08-28 07:43回答 2 已采纳 使用Spartan6控制AD9613进行采样， module testmode_spi( input clk_25, input rst, output reg csb, ou
- 2022-05-03 17:41回答 1 已采纳 跟容量和寻址方式有关。比如SPI Flash有16MB的，肯定要3字节才足够描述每个地址。SPI Flash也不一定就是3个字节，现在也有4字节的。EEPROM也有两字节地址的。
- 2021-08-25 12:22我的天不可能的博客 关于zynq PS PL 数据交互的方式，本文搭建了一个基于Bram的数据交互方式 以下是本篇文章正文内容，下面案例可供参考 一、ZYNQ数据交互方式 AXI DMA AXI DMA 主要进行大批量的数据交换，有两种模式Direct Register ...
- 2023-02-07 21:40回答 2 已采纳 该回答引用ChatGPT 看起来您的 PetaLinux 编译过程遇到了一些错误，具体的错误信息是：ERROR: make[1]: *** [system.dtb] Error 255。这种错误通常是
- 2020-12-03 22:56一个早起的程序员的博客 3，通过 EMIF 进行 PS 与 PL 间数据交互 四，AXI DMA：PS通过AXI-lite向AXI DMA发送指令，AXI DMA通过HP通路和DDR交换数据，PL通过AXI-S读写DMA的数据。 五，DDR3：通过对AXI HP接口的操作来实现。 六，内部回环...
- 2024-01-19 09:35Hello阿尔法的博客 通过 BRAM 可以很方便的实现 PS 与 PL 之间的数据交互
- 2020-12-15 11:30PL透过bram 向PL传递 0-9的数据,PL进行数据处理后( 在此为了简化,就将所取得的数据 + 100 返回) 透过dma 传回PS https://blog.csdn.net/howard789/article/details/111194482
- 2021-05-20 11:00weixin_39582724的博客 ZYNQ中包含了两个部分，双核的arm和FPGA。...从图中可以看到，ZYNQ的绝大多数外设都是PL逻辑部分相连，比如说GPIO,IIS,XADC等等，所以如果我们要使用这些外设的话必须在PL逻辑部分对其进行配置。OK，下面我们...
- 2020-06-29 18:09寒听雪落的博客 （1）通过BRAM实现PL/PS之间交互 PS 的配置如下图所示。使能 M_AXI_GP0 口，将 FCLK_CLK0 设为 100MHz，使能 PL 至 PS 的中断。 AXI BRAM Controller IP 核连接 PS 的 M_AXI_GP0 口和 BRAM，完成 AXI 接口...
- 没有解决我的问题, 去提问
悬赏问题
- ¥15 关于#windows#的问题：怎么用WIN 11系统的电脑 克隆WIN NT3.51-4.0系统的硬盘
- ¥15 matlab有关常微分方程的问题求解决
- ¥15 perl MISA分析p3_in脚本出错
- ¥15 k8s部署jupyterlab，jupyterlab保存不了文件
- ¥15 ubuntu虚拟机打包apk错误
- ¥199 rust编程架构设计的方案 有偿
- ¥15 回答4f系统的像差计算
- ¥15 java如何提取出pdf里的文字？
- ¥100 求三轴之间相互配合画圆以及直线的算法
- ¥100 c语言，请帮蒟蒻写一个题的范例作参考