verilog引脚文件的写法？？？

之前老师给的一个例题中有：
setproperty -dict { PACKAGE_PIN R18 IOSTANDARD LVCMOS33 } [get_ports { LED[4] }]; 其中的-dict是什么意思？还有那个R18，我查了表格没有R18。。。
像三人表决电路的引脚怎么写。。给个思路啊。。。

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除结题
收藏举报

2条回答默认最新

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
zqbnqsdsmd 2018-09-24 12:28
关注
http://blog.sina.com.cn/s/blog_0414b7360101h5er.html

解决无用
评论打赏
分享
举报

评论

按下Enter换行，Ctrl+Enter发表内容

报告相同问题？

关注问题

Verilog 宏定义怎么用？ fpga开发
2022-10-07 15:12

回答 1 已采纳用的时候要加 “·” `timescale 1ns/1ps `define SS 32'd49999999 `define DD 32'd50000000 modu
请问verilog怎么确认具体时间？ fpga开发
2021-12-08 17:42

回答 1 已采纳 verilog没有能综合的时间函数。需要自己根据时钟频率分频计数计时。你提出的需求不复杂。需要你用verilog编写计数，定时等功能模块。当然也可以外接个rtc芯片。不过代码反而更复杂。
BMP文件头怎么写入？ c语言
2022-11-13 15:14

回答 2 已采纳请看👉 ：写入数据到bmp位图文件(C语言)
Verilog约束文件
2020-09-12 17:26

我不叫施展诶的博客 xdc文件主要是定义管脚约束、时钟约束，以及其他时序约束。约束文件的创建： ①先创建一个.xdc的约束文件，在vivado左侧边栏Project Manager下，点击Add Source ②选择Add or create constraints，点击Next ...
verilog如何实现对应位置数据的运算？ fpga开发嵌入式硬件开发语言
2022-06-06 15:40

回答 2 已采纳把代码中的2 换成 7559 就行 integer i; reg [31:0] a[2:0]; //7560-1 reg [31:0] b
verilog直接写除号是怎么运算的？ fpga开发硬件工程
2022-09-23 17:24

回答 1 已采纳 1.a=5/2;等效与a=2 会把5/2直接当2处理。2.a=b/7 综合后会优化成乘法，和c 语言优化成魔法数相乘类似。3.a=b/c 综合后会是个除法电路，可能会调用dsp,也可能会是移位想减。与
verilog 中2**x什么意思？ fpga开发
2022-10-16 14:35

回答 2 已采纳对就是2的addr_width次方
Verilog 语言基础
2020-05-22 11:59

qq_35256534的博客想要很详细的理解Verilog语言基础，建议先下载Robei软件，这样可以很形象化的把语句理解透彻。 1 Verilog 基础 1.1. 数据（1）电路四种状态 Verilog 用 4 个值来实现电平描述：0，1，Z 和 X。（2）数值表示方法：...
FPGA的verilog语言关于小数计算的问题？ fpga开发
2022-01-03 10:23

回答 1 已采纳 verilog 没有浮点数的定义，要实现小数，可以用定浮点的办法。比如将一个小数放大 2^N 倍后去处理。比如将一个小数放大256倍后，最后的8位是小数部分。假设我们只看这最后的8位，小数部分。000
FPGA-四位表决器的verilog代码应该怎么写？ fpga开发
2022-10-12 23:48

回答 1 已采纳情况不多的时候直接列真值表写case就可以了，在FPGA中会用一个LUT实现。加上拼接：case({A,B,C,D})4'b0000:
TMP2温度传感器的iic协议用verilog怎么写？
2015-07-25 07:58

回答 1 已采纳 http://bbs.elecfans.com/forum.php?mod=viewthread&tid=467976
【杭电数电实验】verilog入门指北
2021-12-11 16:06

一般路过摆烂人的博客快速入门verilog的基本语法+ISE的使用
verilog管脚锁定 fpga开发
2022-09-13 23:34

回答 1 已采纳 out[3…0] 就是4个输出信号，也必须是4个输出管脚，怎么可能整成一个管脚。
Verilog 学习笔记
2023-03-20 10:16

悟OO道的博客 Verilog fpga
基于Verilog的矩阵键盘实现
2021-06-17 14:39

Jeff·Ray的博客 Verilog语言采用的是4*4矩阵键盘，每按下一个键数码管会显示当前按键的值。
没有解决我的问题, 去提问

悬赏问题

¥30 这是哪个作者做的宝宝起名网站
¥60 版本过低apk如何修改可以兼容新的安卓系统
¥25 由IPR导致的DRIVER_POWER_STATE_FAILURE蓝屏
¥50 有数据，怎么建立模型求影响全要素生产率的因素
¥50 有数据，怎么用matlab求全要素生产率
¥15 TI的insta-spin例程
¥15 完成下列问题完成下列问题
¥15 C#算法问题, 不知道怎么处理这个数据的转换
¥15 YoloV5 第三方库的版本对照问题
¥15 请完成下列相关问题！

verilog引脚文件的写法？？？

2条回答 默认 最新

悬赏问题

2条回答默认最新