写了一个关于buffer来输入输出的代码。
完善的功能是先给buffer里面输入6个4-bit的数值,然后在一次串行输出这6个4-bit的值。
定义reg[3:0] buffer[0:5]以后,输入为int,输出为out。
如果向往里面输入是 buffer[0][3:0]<=int;
buffer[1][3:0]<=int;
...
...
...
输出为out<=buffer[4][3:0]
是这样写吗?才接触verilog,求大神解答,靴靴!
verilog语言关于memory的问题
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
- 邀请回答
-
1条回答 默认 最新
悬赏问题
- ¥15 数据库数据成问号了,前台查询正常,数据库查询是?号
- ¥15 算法使用了tf-idf,用手肘图确定k值确定不了,第四轮廓系数又太小才有0.006088746097507285,如何解决?(相关搜索:数据处理)
- ¥15 彩灯控制电路,会的加我QQ1482956179
- ¥200 相机拍直接转存到电脑上 立拍立穿无线局域网传
- ¥15 (关键词-电路设计)
- ¥15 如何解决MIPS计算是否溢出
- ¥15 vue中我代理了iframe,iframe却走的是路由,没有显示该显示的网站,这个该如何处理
- ¥15 操作系统相关算法中while();的含义
- ¥15 CNVcaller安装后无法找到文件
- ¥15 visual studio2022中文乱码无法解决