weixin_42967602 2018-11-14 12:39 采纳率: 0%
浏览 2046

有关状态机的Verilog代码

我的状态机代码和test代码分别如下:
module transformation (a,b,s,clk,S,C,X);
input a,b,s,clk;
output S,C,X;
reg S,C,X;
always @ (posedge clk)

case(s)
0:if(a==1&b==1)begin S<=1; C<=0; end
else if(a==0&b==0)begin S<=5; C<=1; end
else begin S<=s; X<=1; end
1:if(a==1&b==0)begin S<=4; C<=1; end
else if(a==0&b==1)begin S<=3; C<=0; end
else begin S<=s; X<=1; end
2:if(a==0&b==0) begin S<=1; C<=1; end
else if(a==1&b==0)begin S<=5; C<=0; end
else begin S<=s; X<=1; end
3:if(a==0&b==0) begin S<=2; C<=0; end
else if(a==1&b==0) begin S<=4; C<=1; end
else begin S<=s; X<=1; end
4:if(a==1&b==0) begin S<=3; C<=0; end
else if(a==0&b==1) begin S<=5; C<=1; end
else begin S<=s; X<=1; end
5:if(a==0&b==0)begin S<=5; C<=0; end
else if(a==1&b==0)begin S<=0; C<=1; end
else begin S<=s; X<=1; end
endcase

endmodule

module test();
reg a,b,C,X,clk;
reg [0:2] s,S;
initial
begin
clk=0;
a=0;
b=0;
s=0;
S=6;
X=0;
end
always #10 a=~a;
always #5 b=~b;
always #5 clk=~clk;
always @ (posedge clk)
begin
X<=0;
if(S==6) ;
else begin s<=S; end
transformationT1(
.a(a),
.b(b),
.s(s),
.clk(clk),
.S(S),
.C(C),
.X(X)
);
end
endmodule
仿真后发现全部都是高阻,这是为什么啊?要怎么改呢?

  • 写回答

3条回答 默认 最新

  • ailaillia 2018-11-15 01:21
    关注

    两个问题,第一个问题transformation 模块好像描述的是组合电路。第二个问题,假设transformation 的功能没有问题,test程序中将transformation 放在always语句中以clk上边沿触发为条件调用,但transformation 本身也有检测时钟边沿的情况。所以transformation 接收到的信号是个高电平信号,也就是说transformation 永远也不会被触发。

    评论

报告相同问题?

悬赏问题

  • ¥15 求差集那个函数有问题,有无佬可以解决
  • ¥15 【提问】基于Invest的水源涵养
  • ¥20 微信网友居然可以通过vx号找到我绑的手机号
  • ¥15 寻一个支付宝扫码远程授权登录的软件助手app
  • ¥15 解riccati方程组
  • ¥15 display:none;样式在嵌套结构中的已设置了display样式的元素上不起作用?
  • ¥15 使用rabbitMQ 消息队列作为url源进行多线程爬取时,总有几个url没有处理的问题。
  • ¥15 Ubuntu在安装序列比对软件STAR时出现报错如何解决
  • ¥50 树莓派安卓APK系统签名
  • ¥65 汇编语言除法溢出问题