要在quartusii上用VHDL做基于互相关算法的时延估计，fpga刚接触，不知道该怎么设计。求代码、仿真图参考啊
0条回答 默认 最新
悬赏问题
- ¥30 win from 窗口最大最小化，控件放大缩小，闪烁问题
- ¥20 易康econgnition精度验证
- ¥15 msix packaging tool打包问题
- ¥28 微信小程序开发页面布局没问题，真机调试的时候页面布局就乱了
- ¥15 python的qt5界面
- ¥15 无线电能传输系统MATLAB仿真问题
- ¥50 如何用脚本实现输入法的热键设置
- ¥20 我想使用一些网络协议或者部分协议也行，主要想实现类似于traceroute的一定步长内的路由拓扑功能
- ¥30 深度学习，前后端连接
- ¥15 孟德尔随机化结果不一致