m0_37842131 2019-06-08 21:48 采纳率: 0%
浏览 1092
已结题

verilog 中的reg类型变量不能根据其他变量控制位数吗?

reg [1023:0]SaveA_1;
reg [3:0] counter=0;

在always语句中调用
SaveA_1[(counter+1)*64-1:counter*64]<=B[63:0];

显示错误[Synth 8-1002] counter is not a constant

  • 写回答

2条回答 默认 最新

  • 关注
    评论

报告相同问题?

悬赏问题

  • ¥20 蓝牙耳机怎么查看日志
  • ¥15 Fluent齿轮搅油
  • ¥15 八爪鱼爬数据为什么自己停了
  • ¥15 交替优化波束形成和ris反射角使保密速率最大化
  • ¥15 树莓派与pix飞控通信
  • ¥15 自动转发微信群信息到另外一个微信群
  • ¥15 outlook无法配置成功
  • ¥30 这是哪个作者做的宝宝起名网站
  • ¥60 版本过低apk如何修改可以兼容新的安卓系统
  • ¥25 由IPR导致的DRIVER_POWER_STATE_FAILURE蓝屏