• 全部
  • 关注
  • 有问必答
  • 等你来答

排行榜

  • 用户榜
  • 标签榜
  • 冲榜分奖金

频道

  • 编程语言
  • 后端
  • Python
  • Java
  • 前端
最新最热精华悬赏待回答 筛选
  • 2

    回答

奈奎斯特抽样定理是指采样频率必须要大于待采信号最高频率的1/2,这样才能无失真的恢复出来。欠采样是指采样频率小于待采信号最高频率的1/2。比如用100MHz的采样频率fs去采70MHz待采信号fn,除

  • 2

在新建工程的时候,需要根据自己的需要选取自己需要的头文件以及库函数。官方给出的头文件和库函数在C2000的文件夹里面,但是文件比较杂,不知道该复制粘贴那些文件到自己的工程文件夹里。请告诉我各个文件夹里

导纳
采纳率50%
  • 1

    回答

DSP芯片上的丝印怎么看他的生产年份呢?有没有知道的大老帮帮忙

  • 1

    回答

我看网上资料Q都是大于等于0的整数,当Q为小数时该怎么处理呢?

  • 1

    回答

ceva xc4500 dsp datasheet哪位有ceva xc4500的spec帮忙分享下万分感谢

回答 寐语者
采纳率0%
  • 1

    回答

dsp280049c这款芯片自带fpu浮点计算单元,是不是就可以不用math了,怎么使用dsp280049c的fpu单元计算sin和cos等函数,不想再用IQ math了

qq_52934766
采纳率0%
  • 2

    回答

利用DSP28335自带的AD采集模块和DS18B20温度传感器采集温度,以及开发板与传感器实物连接

m0_57531254
采纳率16.7%
  • 1

    回答

我安装TI的CONTROLSUITE,运行时报错了,打开日志,如下 eclipse.buildId=unknown java.version=1.6.0_13 java.vendor=Sun Mi

  • 2

    回答

普中dsp28335开发板如图为按键判断函数,功能是拉低所有列引脚电平,检查行引脚是否有电平被拉低,以此判断是否有按键按下。但是实践中第2列是个一次性按键,程序下载后只有第一次按下可以判断,接下来第2

渡己之道
采纳率0%
  • 1

    回答

在设计过程中,如果dspf28335 ADCREFIN引脚接入3.3v基准电压,那寄存器ADCREDSEL应该如何进行配置

回答 m0_50309605
采纳率0%
  • 1

    回答

DSP28335 modbus协议。 一个作为主站 一个作为从站 分别用usp转485线在电脑测试都正常 但是两个dsp直接连接后不能正常收发 ?? 只有偶尔先开从机然后立即开主机才能实现

weixin_57199974
采纳率0%
  • 1

    回答

做开环变频变压实验,想对对程序初始阶段的ePWM模块进行封脉冲,此时ADC模块仍能采样。但是我配置了ePWM模块的死区(AHC互补高电平有效),当我将ePWM模块强制清零时(上下脉冲同时为零),总是显

yt333day
采纳率0%
  • 1

    回答

将一个器件的原理图分三部分来画在导入PcbFootprint的时候,导入的是一个pcb封装,但是有错误提示封装的引脚数不对,该怎么办?

回答 qq_50918789
采纳率60%
  • 2

QFN封装中建的散热引脚怎么设计,有的人说直接打几个过孔,有的说不用画,有的说利用PAD DESIGN设计一个焊盘在上面打几个孔?到底该怎么设计呢?求帮助,求用cadence 设计QFN封装的具体步骤

qq_50918789
采纳率60%
  • 1

    回答

请问一下各位信号采集领域专家,如何能够实现采样时间的条件控制。 例如:下面的代码是我用MATLAB给NI数据采集卡设置的初始参数,我采集的是方波信号,采样时间设置的是30秒,现在我希望能够采集三十个上

Finalsbyz
采纳率0%
  • 3

    回答

interrupt void TIM0_jianxie(void) { EALLOW; LED4_TOGGLE; char sstring[16] = {'\0'};

m0_57531254
采纳率16.7%
  • 3

在vivado中,用verilog,由工作时序产生有规律的测试数据,将测试数据按dsp所需格式进行fifo预重排和ddr3二次重排,然后将数据通过srio高速接口传给dsp

m0_62830385
采纳率100%
  • 1

volatile Uint32 Xint1Count;//全局定义中断计数值 void jianxieWAIBU_Init(void) { EALLOW; SysCtrlRegs.P

m0_57531254
采纳率16.7%
  • 1

    回答

本设计内容采用DSP28335开发环境,目的将外部中断的次数利用串口通信SCI传至上位机显示

m0_57531254
采纳率16.7%
  • 1

    回答

Verilog实现向DSP传输数据分别向DSP传输REG1-REG5,三态控制过程是什么?具体代码如何实现?

qq_42018754
采纳率0%
  • 2

    回答

交流电压为工频,但是频率并不严格为50Hz,可能少有波动,希望能够实现在交流电压输入为正时,一个mosfet导通,另一个关闭,当交流电压输入为负时,则导通关闭相反,感觉好像不能使用pwm模块,应该怎么

不挂科比挂柯南
采纳率0%
  • 1

    回答

我这个电脑下载uniflash,安装好后,各项驱动都正常,但是一下载程序就卡住了,蚌住了!请问这是什么问题?同事的电脑一样的都能下载,就我这个不行⊙ω⊙

LICHENG瞎说
采纳率0%
  • 1

    回答

我仔细看了x86 的pcie接口的说明,显卡都是挂在pcie-x16总线上的,pci总线实现了主cpu和外设的clock隔离,内存隔离。 所以显卡的memory是和主内存在不同的地址空间,二者的cl

回答 heraldww
采纳率0%
  • 1

    回答

ccs编译的时候出现下面的错误应该如何解决,程序截图和错误如下图所示

回答 nn8864994
采纳率33.3%
  • 2

    回答

fpga和dsp通过emif接口连接,fpga芯片是xc7k325t dsp芯片是tms320c6678,不知道咋连了

  • 2

实现以2为底的对数的C定点模拟程序无法运行出现下列的问题请问该怎么解决

nn8864994
采纳率33.3%
  • 1

dsp28335 定时器时间如何设定为ns级别,因为150MHZ应该最小为6ns,例程中使用了结构体编程,下面就是,可以看到**PeriodInUSec = Period;**语句就是限制住了最小是1

hebuter lcx
采纳率80%
  • 1

    回答

刚接触dsp,导师让用dsp做一个非线性曲线的输出,我初步采用是用定点查表的方法:输入一个值得到一个值最后两个值作为x、y轴实现曲线输出,但是查表这一块对查表和制表不太了解,能跟我普及一下吗?

回答 nn8864994
采纳率33.3%
  • 1

    回答

还未入门,请问怎么选摄像头哇!用于车载显示上。要看哪些参数呢?应该在什么网站搜呢?

回答 辣鸡int#
采纳率0%