Verilog结构描述and A1（S，A，～C），输入可以是～C吗，还是非得要调用一个非门
1条回答
积小流哥 2021-07-08 17:58关注可以直接写
的，这和你直接调非门是等价的。C）;
verilog就是用代码描述硬件，类似于写C语言最终却是编译成机器码执行，没有必要去写机器码。
更进一步，你上面的代码可以直接换成： assign S = A & （
回答不一，望采纳。解决 无用评论 打赏举报
分享
- 2021-09-23 09:24回答 2 已采纳 module test (in, clk, rst_n, out); input in; input clk; input rst_n; output out; reg A;
- 2023-04-11 23:30回答 1 已采纳 以下内容部分参考ChatGPT模型： 你的代码中缺少时钟信号的控制，可能导致仿真时rst=0后停止运行。你需要添加时钟信号，并在时钟上升沿或下降沿控制灯的状态改变。以下是一个简单的例子： modul
- 2022-10-09 23:56回答 1 已采纳 放上面错误，else 逻辑后面只有这一条语句有效的执行了else 逻辑。放下面正确，else 逻辑后面这一堆语句均有效的执行了else 逻辑。
- 2022-11-07 13:58零小唬的博客 Verilog HDL语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL语言提供了编程语言...
- 2021-12-05 23:51回答 2 已采纳 case({sr9,sr8,sr7,sr6,sr5,sr4,sr3,sr2,sr1,sr0})在这条语句前加个 else 改成这样就没 latch 的警告了else case({sr9,sr8,sr7
- 2022-05-31 20:45回答 2 已采纳 程序的功能就是clrn为低的时候清零，当wen为低的时候写入数据，把d的信号写入给p，然后q输出当前p的内容。测试程序的话可以看一下下面的例子，对于这个模块其实能体现出清零和写入的功能就可以https
- 2023-01-05 01:34回答 2 已采纳 这段代码的主要问题是在模块定义中没有声明输入和输出的类型。可以通过在模块定义中加入输入输出类型来修正这个问题。例如： module scinstmem (input [31:0] a, output
- 2015-01-16 06:56Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构 组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模 语言。此外， Verilog HDL语言提供了编程...
- 2021-12-23 20:44回答 2 已采纳 用一个比较笨但是非常好理解的办法，首先找到一个固定的时钟信号，比如说现在有一个时钟信号是1kHz的（可以通过对全局时钟进行计数分频得到），那么这个时钟周期就是1ms。用一个always模块以这个1k的
- 2022-10-16 22:18回答 1 已采纳 always 中是不能插入 assign 语句led 在 always 中赋值后，就不能在其他的 always 或 assign中赋值你可以定义一个中间值,再用 assign 赋值 module mx
- 2022-01-04 21:21回答 1 已采纳 always 后面用 begin end 将buffer 0-7的赋值语句括起来。always 外面有个 for ,相当于多个always 中对同一个buffer赋值，这是不允许的
- 2020-12-09 10:41Verilog易学、易用，学习周期短 Verilog贴近硬件，尤其在ASIC设计方面Verilog能描述最低层的结构，VHDL则不能。 VHDL更依赖于综合器的综合能力，而现阶段的综合器还没到达某个层次。 Verilog的库支持更好，它本身来...
- 2021-11-05 10:03回答 1 已采纳 module DDS_Accumulator_sim; reg clk_A_10kHz; reg rst_n; initial begin clk_A_10kHz = 0; rst_n=0;
- 2022-03-28 16:38淇则有泮的博客 简单介绍Verilog基础知识
- 2022-05-26 21:52硬件描述语言(HDL)类似于计算机高级程序设计语言(如C语言等),它是一种以文本形式来描述数字系统硬件结构和功能的语言,用它语言可以表示逻辑电路图、逻辑表达式，还可以表示更复杂的数字逻辑系统所完成的逻辑功能(即...
- 没有解决我的问题, 去提问
