fpga中调用的芯片资源远小于我需要的逻辑资源
如图实际充分使用5458但是只调用273，这是为什么，而且LUT和FF的未使用数是负数。
```
fpga中实际调用的芯片资源远小于我需要的逻辑资源
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
0条回答
- 2022-01-03 10:23回答 1 已采纳 verilog 没有浮点数的定义，要实现小数，可以用定浮点的办法。比如将一个小数放大 2^N 倍后去处理。比如将一个小数放大256倍后，最后的8位是小数部分。假设我们只看这最后的8位，小数部分。000
- 2022-11-27 16:28回答 1 已采纳 你的理解是正确的一般乘法除法会用dsp48加减法不会用dsp48当use_dsp=yes放在模块前声明时，整个模块中，加减乘除都会使用dsp48可以只在变量前声明
- 2022-05-05 17:39回答 1 已采纳 看芯片手册那就是对器件的理解和自己的基本功了，说白了就是经验，搞硬件，没有捷径和速成，你可以先看看电子元器件手册
- 2023-04-07 15:11虎慕的博客 简单介绍了FPGA发展历史、FPGA内部结构、FPGA开发流程、FPGA调试工具、Verilog语法等。
- 2018-08-28 07:43回答 2 已采纳 使用Spartan6控制AD9613进行采样， module testmode_spi( input clk_25, input rst, output reg csb, ou
- 2022-08-15 19:14回答 1 已采纳 比如 A文件和B文件，在A文件中对B文件进行例化，就会变成你要的图一那种树形结构
- 2022-11-24 11:42回答 1 已采纳 仿真是帮你了解发现代码中的错误一些简单的代码可能不需要仿真当一个稍微复杂一点的代码，在写代码的过程中不出错是小概率事件，出错是正常的。我们在进行仿真时能查看我们代码中的所有信号的变化。这对我们找BUG
- 2022-01-10 20:00Hack电子的博客 可编程逻辑器件（Programmable Logic Device，PLD）起源于20世纪70年代，是在专用集成电路（ASIC）的基础上发展起来的一种新型逻辑器件，是当今数字系统设计的主要...
- 2021-12-16 10:56回答 1 已采纳 XC7A 没有 LVPECL 的管脚，3.3V 可以采用 TMDS33(lvds)LVDS 与 LVPECL 可以通过电阻电容匹配后互连。这个链接是 LVDS 与 LVPECL 互连的文章 htt
- 2023-02-19 19:30回答 1 已采纳 ERASE FAILED错误通常意味着无法从Flash中擦除数据，可能是由于以下原因之一： 错误的Flash大小或起始地址：请确保使用的Flash大小和起始地址与实际硬件匹配。如果Flash大小或起始
- 2022-03-01 10:09回答 1 已采纳 可以的
- 2020-05-12 21:45笙歌散尽的博客 旅行与读书的关系极其微妙，读书常常在旅行之前很久就已经开始了，旅行...当自己真正以心在旅行，也就无关是否需要真的在峡谷沧海边缘，等待初生朝阳。 盯着满是代码的屏幕久了，不禁想起，以前我也是坐在这里，春风微
- 2022-04-09 18:17回答 1 已采纳 模块端口语法错误把21行左括号右边的全删掉，要留下左括号把24行的逗号换成右括号
- 2021-04-04 14:51内 鬼的博客 这是一种可以通过重新编程来实现用户所需逻辑电路的半导体器件 布尔代数 布尔运算是一种二值运算，在布尔运算中，运算数只有0或1，基本运算有与 ·、或 +、**非 ~**三种，可以通过这三种基本运算构
- 2023-06-06 00:15林聪木的博客 本文结合FPGA芯片的高并行、低功耗、可重配置等优势，对基于卷积神经网络结构的目标检测算法，在端侧场景下的加速与部署进行研究与实现。本章节对本文涉及到的基本理论知识与技术手段进行介绍，为后续系统的方案分析...
- 没有解决我的问题, 去提问
悬赏问题
- ¥15 #MATLAB仿真#车辆换道路径规划
- ¥15 java 操作 elasticsearch 8.1 实现 索引的重建
- ¥15 数据可视化Python
- ¥15 要给毕业设计添加扫码登录的功能！！有偿
- ¥15 kafka 分区副本增加会导致消息丢失或者不可用吗？
- ¥15 微信公众号自制会员卡没有收款渠道啊
- ¥15 stable diffusion
- ¥100 Jenkins自动化部署—悬赏100元
- ¥15 关于#python#的问题：求帮写python代码
- ¥20 MATLAB画图图形出现上下震荡的线条