以前用过1套开发板程序，但以12MB/S发数时，有时丢数，有时不丢。
基于XC7K410Tffg900-2芯片实现UDP协议千兆以太网通信，在12MB/S通信速率下保障不丢数。
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
1条回答 默认 最新
- 2021-12-16 10:56回答 1 已采纳 XC7A 没有 LVPECL 的管脚，3.3V 可以采用 TMDS33(lvds)LVDS 与 LVPECL 可以通过电阻电容匹配后互连。这个链接是 LVDS 与 LVPECL 互连的文章 htt
- 2022-07-20 18:51回答 1 已采纳 _msize函数不能传入栈上的地址，参考https://blog.csdn.net/zxx910509/article/details/63250653可以将int arr[5]={1,2,3,4,5
- 2019-02-12 09:55
IDEA中debug不报错run运行java程序报错Process finished with exit code -1073741819 (0xC0000005)
intellij-idea
java
回答 5 已采纳 你们是不是装金山词霸了 - 2023-08-06 20:40cjx_csdn的博客 本文介绍一个FPGA开源项目：UDP RGMII千兆以太网通信。Vivado 的 Tri Mode Ethernet MACIP核需要付费才能使用，因此本文提供完整工程源码。文章末尾有该工程源码获取方式，有需要的小伙伴可以收藏、分享一下。
- 2022-04-16 18:53回答 2 已采纳 如果编译器支持调试的话，最好使用单步调试去找下问题，和硬件有关的问题，只是看代码的是很难发现的。导致出现你这个问题的原因可能是以下两种，一是你那段计算健值的代码有问题，你可以按下不同的按键，看一下得到
- 回答 3 已采纳 39行的array改成全局的再运行看看 array = [[0] * 1] * 165312
- 2022-03-04 12:07回答 3 已采纳 应该是dll的加载和使用上的问题，和flask框架结合使用就会出现。必要时远程看一下。
- 2022-11-08 11:269527华安的博客 本文使用Xilinx的Kintex7 FPGA基于B50610网络PHY芯片实现千兆网UDP视频传输，视频源有两种，分别对应开发者手里有没有摄像头的情况，一种是使用廉价的OV5640摄像头模组；另一种是如果你的手里没有摄像头，或者你的...
- 回答 2 已采纳 https://blog.csdn.net/dayuhaitang1/article/details/105446969
- 2022-01-25 23:44回答 2 已采纳 TeamLink p = tL; for (int i = 1; i <= N; ++i) { cout<<i<<"\t"<<p->tName&
- 2022-05-20 21:47 Python Process finished with exit code -1073741510 (0xC000013A: interrupted by Ctrl+C)
python
sklearn
机器学习
回答 2 已采纳 原因这个错误提示是因为你手动停止这个程序的报错，跟你的程序没什么关系，即使是一个正常运行的程序，直接关闭也会有这样的报错。 如果需要帮助的话，你需要粘贴出真正的错误信息
- 2023-07-04 08:289527华安的博客 本设采用纯VHDL实现了TCP/IP协议栈，该协议栈为TCP服务器，没有用到任何一个IP核，为了适应大批量数据传输和匹配不同型号FPGA的源语，RGMII转GMII部分调用了Xilinx的Tri Mode Ethernet MAC三速网IP，TCP/IP协议栈的...
- 2022-03-03 13:14回答 5 已采纳 不一定是flask框架的问题，而是在flask中调用动态库可能有问题，或者动态库中没有处理好与框架的集成导致的问题，总之问题应该出现在dll中。如果有dll源码可调试查出问题。
- 2023-07-05 08:439527华安的博客 FPGA高端项目：纯verilog的 UDP 协议栈，提供11套工程源码和技术支持
- 2024-01-09 08:259527华安的博客 本设计基于88E1111使用纯verilog实现的1G-UDP 协议栈实现1G-UDP回环通信测试，之所以只用到了数据回环模式，是因为本设计旨在为用户提供一个可任意移植修改的1G-UDP协议栈架构，用户可通过此架构任意创建自己的项目...
- 2023-04-19 08:579527华安的博客 FPGA基于SFP光口实现10G万兆网UDP通信 10G Ethernet Subsystem替代网络PHY芯片 提供工程源码和技术支持
- 2024-01-10 09:019527华安的博客 本设计基于SGMII 接口的使用纯verilog实现的1G-UDP 协议栈实现1G-UDP回环通信测试，之所以只用到了数据回环模式，是因为本设计旨在为用户提供一个可任意移植修改的1G-UDP协议栈架构，用户可通过此架构任意创建自己的...
- 2023-09-20 09:069527华安的博客 本文使用Xilinx的Kintex7 FPGA基于B50610网络PHY芯片实现千兆网UDP视频传输(视频缩放后再传输)，视频源有两种，分别对应开发者手里有没有摄像头的情况，一种是使用板载的HDMI输入接口(笔记本电脑输入模拟HDMI输入源)...
- 2022-11-08 17:079527华安的博客 FPGA高端项目：FPGA实现SDI视频编解码+图像缩放+UDP视频网络传输 工程解决方案，提供3套工程源码和技术支持
- 没有解决我的问题, 去提问
悬赏问题
- ¥15 java 操作 elasticsearch 8.1 实现 索引的重建
- ¥15 数据可视化Python
- ¥15 要给毕业设计添加扫码登录的功能！！有偿
- ¥15 kafka 分区副本增加会导致消息丢失或者不可用吗？
- ¥15 微信公众号自制会员卡没有收款渠道啊
- ¥15 stable diffusion
- ¥100 Jenkins自动化部署—悬赏100元
- ¥15 关于#python#的问题：求帮写python代码
- ¥20 MATLAB画图图形出现上下震荡的线条
- ¥15 关于#windows#的问题：怎么用WIN 11系统的电脑 克隆WIN NT3.51-4.0系统的硬盘