一道笔试题,小弟学过数字逻辑,但是Verilog没学过,这是一道关于D触发器的题目,请各位大佬请教一下。

图片说明

2个回答

顺手写了一个,不知是否满足题目要求:

module serial2Parallel(SerIn,SerClk,ParClk,ParDataOut);
input SerClk,SerIn,ParClk;
output [7:0] ParDataOut;
reg[7:0] Ser;
reg[7:0] Par;

always @(posedge SerClk)
    begin
        Ser[7:0]<={Ser[6:0], SerIn} ;
    end

always @(posedge ParClk)
    begin
        Par[7:0]<=Ser[7:0];
    end

assign ParDataOut = Par ;

endmodule
Csdn user default icon
上传中...
上传图片
插入图片
抄袭、复制答案,以达到刷声望分或其他目的的行为,在CSDN问答是严格禁止的,一经发现立刻封号。是时候展现真正的技术了!
立即提问