orCAD 17.4 选择dsn文件后找不到tools下面的design rules check。请大神指点!!!?
关注
码龄 粉丝数 原力等级 --
- 被采纳
- 被点赞
- 采纳率
已采纳
orCAD 17.4 找不到design rules check?
收起
- 写回答
- 好问题 0 提建议
- 关注问题
微信扫一扫点击复制链接分享
- 邀请回答
- 编辑 收藏 删除 结题
- 收藏 举报
2条回答 默认 最新
- 关注
码龄 粉丝数 原力等级 --
- 被采纳
- 被点赞
- 采纳率
@_#! 2020-11-08 18:23关注好像在pcb的下拉框里。
本回答被题主选为最佳回答 , 对您是否有帮助呢? 本回答被专家选为最佳回答 , 对您是否有帮助呢? 本回答被题主和专家选为最佳回答 , 对您是否有帮助呢?评论 打赏解决 9无用举报
微信扫一扫点击复制链接分享
评论按下Enter换行,Ctrl+Enter发表内容
报告相同问题?
提交
- 2023-10-07 17:33Balding Curry的博客 17.4版本的OrCAD中,Design Rules Check(DRC)的使用?
- 2025-06-25 11:11Dannycctch的博客 OrCAD Capture CIS 17.4 無法做DRC
- 2024-06-06 10:33花果山圣僧的博客 OrCAD17.4原理图DRC各选项注释 一、旧版本OrCAD原理图DRC选项注释 链接:https://pan.baidu.com/s/1bq59A-PoXHC0YNVdX9k-bQ?pwd=yqcg 提取码:yqcg 二、Options Online DRC:在线设计DRC DRC Action:DRC运行模式。...
- 2023-05-28 10:01沉稳泰勒的博客 求助各位大神,Cadence 17.4 Design Rules Check中无法生成Report是什么问题啊。
- 2025-06-25 20:52bug菌¹的博客 如下是针对上述问题进行专业角度剖析答疑,不喜勿喷,仅供参考: ✅️问题理解 你遇到的问题是在使用 Cadence 17.4 版本时,进行 DRC(Design Rule Check,设计规则检查) 检查后,无法再次进行检查。...
- 2018-02-25 16:30pointer_lu的博客 1、Design Rules Options项的设置2、Electrical Rules的设置红框为必选项蓝框如果不是层次图可不选绿框不要选,因为涉及到管脚命名的问题黄框根据需要选择3、输出结果Reporting Globals 电源...
- 2025-11-18 05:54t8u9v0w1x的博客 本文提供OrCAD Capture CIS(即Cadence Design Entry CIS)的保姆级入门指南,基于SPB 17.4最新版本。内容涵盖从软件安装、许可证选择、创建项目、设置图纸到绘制首张原理图的全流程,重点解析了与Protel/Altium ...
- 2025-11-20 05:55bean的博客 本文深度解析OrCAD 17.4物理规则检查(DRC)的核心功能与实战策略。针对从封装缺失到电源短路等关键问题,详细拆解12项检查参数的真实含义与应用场景,并提供基于项目类型的高效配置模板与排错流程,帮助工程师规避...
- 2020-04-17 17:23神人掌观山河的博客 有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学...
- 2025-07-22 11:52LostSpeed的博客 文章目录 cadence SPB17.4 - ORCAD - ERROR(ORCAP-1349): Open Failed for 概述 笔记 备注 END cadence SPB17.4 - ORCAD - ERROR(ORCAP-1349): Open Failed for 概述 正常git归档的工程,迁出时的目录位置变了。...
- 2026-03-23 00:16三道杠林同学的博客 本文详细解析OrCAD17.4原理图DRC设置的各项功能与配置技巧,从基础认知到高级应用全面覆盖。重点介绍电气规则与物理规则的优化配置,提供企业级部署建议和性能优化方案,帮助工程师高效避坑,确保设计可靠性。
- 2025-10-02 07:38m9n0o的博客 本文提供OrCAD Capture CIS 17.4原理图绘制的完整指南,涵盖从环境配置、项目初始化到高效输出的全流程。重点讲解核心绘制技巧、设计规则检查(DRC)、网表与BOM生成,并分享提升效率的快捷键与进阶心法,帮助工程师...
- 2025-08-14 03:26ik678901234的博客 本文深入解析Cadence旗下两款核心原理图工具Allegro Design Entry CIS与OrCAD Capture CIS的核心差异。通过对比元件库管理、设计环境、PCB集成及平台兼容性,并结合企业级库管理、跨平台协作、高速板卡设计等典型...
- 2023-01-13 18:57硬小二的博客 2,方法 第1步:选择需要进行DRC检查的原理图,然后执行“Tools→Design Rules Check” 第2步:在Design Rules Check窗口,点击Design Rules Check,然后勾选Check entire design(检查整个设计图纸),并勾选Run ...
- 2022-09-06 09:16他们和他们的博客 ORCAD原理图检查摘要
- 2026-01-02 00:25苏西苏西的博客 掌握OrCAD中的电气规则检查(DRC)设置,能有效提升原理图设计的准确性与效率。深入理解DRC参数配置,避免常见电气连接错误,确保项目顺利推进。
- 2025-11-02 02:16rust6ferris的博客 本文详细解析了OrCAD Capture在网表导出过程中常见的5个错误及解决方案,特别针对17.4版本进行了实测验证。从字符规范到系统级故障修复,涵盖了非法字符处理、COM组件故障、pstchip.dat加载失败等关键问题,帮助...
- 2024-03-22 16:09GBXLUO的博客 Cadence是公司名,Allegro(俗称阿狸狗)是该公司旗下的EDA工具品牌,OrCAD是该公司收购公司的EDA工具品牌。OrCAD这个产品线是Cadence收购来的,Allegro才是嫡系。注意:dsn不能放在中文路径下。含有元件库管理之...
- 2020-10-30 16:31haputa�的博客 如上图所示,打开Dsign Parameter Editer,下面按钮都不显示,这是由于cadence17.4版本的一个bug,在电脑显示设置为大于100%大小时,会有该错误。 解决方案1: 电脑桌面右键->显示设置->显示->更改文本、...
- 没有解决我的问题, 去提问