1条回答 默认 最新
伏案书生 2021-07-09 14:51关注首先你这个是不定态 不是高阻态（ZZZ才是高阻态），其次 你的输入全都没有，就你发的图片来看你的时钟也没用，test模块输入也没有数据。。。
解决评论 打赏无用 6举报
分享
- 2023-01-26 22:09β 胡萝卜素的博客 错误： 仿真文件编写正确的情况下，跑出的输出为未知态 解决： 在前面子文件，输出信号的实现函数里，给输出信号一个初始值
- 2020-04-14 15:07对vivado2018.2的基本使用流程做了一个详细说明.以一个流水灯入门工程为例子,说明了工程的建立,综合,实现,下板调试.
- 2021-01-29 22:54宁静致远dream的博客 1.1 Vivado仿真网表输出高阻态 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Vivado仿真网表输出高阻态； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。...
- 2023-07-14 16:17优质蛋白 - 芯片打工人的博客 在综合后、布线后的行为仿真和时序仿真都显示高阻Z，且复位信号不起作用。因为解决不了modelsim综合后仿真一直报错的问题，只能先用Vivado自带的XSIM仿真，遇到了一个莫名其妙的bug。综合后仿真波形正常。在模块中...
- 2021-11-26 15:26月落乌啼霜满天@3760的博客 最近在做关于FPGA原型验证，不清楚代码中的高阻z和不定态x会被映射成什么样的电路。会不会导致前仿真和综合后仿真的结果不一致。所以自己做了个验证。 1，高阻z 代码 先附上用来验证的源代码和仿真代码。 代码结构...
- 2024-12-19 16:22c_h_o_i_c_e的博客 FIFO full和empty同时为高
- 2020-12-13 20:34我没偷你猪啊的博客 提示：有些新同学在使用vivado进行后方真时会出现所有波形均为高阻态，不定态的现象。 例如：做一个简单的纯组合电路的3_8译码器的仿真，会出现如图所示的波形状态。其中，输入均为蓝色，是高阻态，输出均为红色，是...
- 2022-09-18 20:49cckkppll的博客 vivado dds ip核输出高阻问题
- 2018-11-19 21:31FPGA探索者的博客 ram_out代码作用：当ram的输出为高阻态时，ram_out输出0（即此时滤波系数为0），否则将ram的输出寄存一个时钟后输出，这样ram的输出波形就能和HLS仿真中的一致（延时了1个时钟），而不再会因为滤波器系数存在高阻态...
- 2024-09-18 09:50W以至千里的博客 以D触发器为例，使用Vivado实现简单设计流程
- 2023-04-22 09:15FPGA入门到精通的博客 VIvado可以兼容多种第三方编辑器软件，但尤其推荐使用VIsual Studio Code，搭配丰富的查件，可以极大的激发FPGA开发生产力，这里介绍一下Visual Studio Code安装以及常用的配置和插件。
- 2021-01-15 15:03IC媛的博客 今天在测试模块功能的时候出现这样的一个现象：我点击“Run simulation”，Vivado能够不报错，但是得到的结果确是所有的信号都是蓝色的，时钟也没有出现。我回头检查了好几遍，我的testbench，和之前写的没有差别，...
- 2024-05-25 09:42爱吃辣椒的年糕的博客 本文详细介绍了 Vivado 的使用方法，包括项目创建、设计输入、约束文件、综合与实现、仿真、调试、下载配置、优化技巧等步骤。通过这些内容的学习和实践，可以有效提高 FPGA 设计的性能和可靠性。
- 2024-10-28 20:35爱吃花椒的程序员的博客 Vivado仿真时遇到所有波形全部显示为“Z”的解决方案。
- 2025-08-12 22:52ele开飞机的博客 本文介绍了Vivado开发中仿真软件Simulator的使用
- 2024-10-18 16:03fpga和matlab的博客 FFT变换长度(8~65536)，如上图，FFT长度配置为2048，配置的FFT长度越高，频率越准确，但占用的资源也越多，FFT得处理延迟也将越大。这个界面主要用于配置通道数，FFT长度，时钟，吞吐量，蝶形运算结构，以及是否可以...
- 2024-07-17 09:59Dreamboat_Soc的博客 求助各位大佬，在使用vivado仿真测试时，部分信号有数据，但是无法显示具体波形，只有几个点（如下图所示），请问一下是什么原因、该如何解决？
- 2020-04-07 11:50在描述中提到的"2018.3测试可用"意味着这个license适用于Vivado 2018.3版本，这是一款较旧但仍然广泛使用的版本。 "Srio"指的是Serial RapidIO，这是一种高速串行通信协议，常用于高性能计算和嵌入式系统中，为FPGA...
- 2021-09-08 10:21墨漓_lyl的博客 只将其视为输出端口，在代码中挂高阻仍然会接收不到任何数据。IOBUF写法如下： IOBUF #( .DRIVE(12), // Specify the output drive strength .IBUF_LOW_PWR("TRUE"), // Low Power - "TRUE", High ...
- 没有解决我的问题, 去提问
