同样的一个程序，我用Virtex5上板调试的时候结果是对的，但是用Virtex6上板调试的时候结果是错的，而且每次验证结果都会不一样。
程序大致就是一个顶层的状态机，调用底层几个模块进行操作，有时序模块也有纯组合逻辑模块。
程序我只动了ucf，有大神知道问题出在哪里，或者提供一点点解决的思路方向？
同一程序，Virtex5和Virtex6下板级调试结果不一致
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
1条回答
- 2014-09-15 16:17听雨1230的博客 由于对Virtex系列FPGA进行了充分理解和熟悉，我们研制了基于自行开发的XPCI总线的可编程嵌入式信号处理背板。由于Virtex系列FPGA内部结构相同，外部引脚兼容，只是在系统门数上有所区别，我们采用了XCV200PQ240-4...
- 2022-04-30 20:56lu-ming.xyz的博客 参数列表： 参数 含义 值 描述 FAMILY 器件族类型 VIRTEX7 只有VIRTEX6和VIRTEX7两个选项，使用的是k7，这个参数也是VIRTEX7 MEM_TYPE 存储器控制器类型 DDR3 TST_MEM_INSTR_MODE 测试模式 R_W_INSTR_MODE R_W_...
- 2018-10-21 14:01bangbang170的博客 由于项目需求、工作需要，有幸深入研究DDR3，中间也确实历经各种盲目阶段，查询资料、建立工程、调试错误等等，如今对此不敢说是精通，也只能说是基本入门，写此文章的目的也无非是想让那些和当初的我一...
- 2021-03-13 00:29李锐博恩的博客 将工程师，受过高等教育的技术专家视为商品，会降低团队士气，并不可避免地影响项目进度和质量。在竞标一个项目以赢得业务的情况下，期望或要求工程师无偿加班来弥补差额并不是公司长期成功的途径。
- 2023-07-31 08:139527华安的博客 FPGA实现NIC 10G UDP协议栈网卡，纯verilog代码编写，提供工程源码和技术支持 本设计是一个10G速率的网卡，Xilinx Virtex-7 xc7vx690t调用Virtex-7 FPGA Gen3 Integrated Block for PCI Express IP核实现FPGA网卡与...
- 2020-03-16 11:10Lynrxl的博客 DDR3调试总结 本文为原创，转载请注明作者与出处...
- 2022-02-27 11:43被选召的孩子的博客 QPLL输出为同一QUAD内的每个transceiver的TX和RX时钟分频器块提供信号，该块控制PMA和PCS块使用的串行和并行时钟的产生。 QPLL架构的结构图如下所示: 图 6.1 大部分结构与CPLL几乎一致。输入的时钟在进入相位频率...
- 2020-09-09 11:35余明健--绵阳的博客 EPICS 授权EPICS的诞生EPICS合作开发EPICS 7.0的开发平台和运行平台s7nodave，S7 PLC的EPICS设备驱动程序IOC支持模块软支持硬件支持如何配置Channel AccessStreamDevice简介EPICS的Callback机制EPICS Sequencer简介...
- 2022-08-10 09:28孤独的单刀的博客 通过保留实现结果，分区可以在不影响设计的保留部分的情况下实现设计的修改部分。 在 12.1 和未来版本中，PlanAhead 软件和命令行工具支持设计保留。 有关设计保留的更多信息，请参阅 WP362，Repeatable Results ...
- 2023-12-06 20:15虚空之月&&轮舞者的博客 AD9164是一款高性能的16位数模转换器（DAC）和支持6 GSPS更新速率的直接数字合成器（DDS）。DAC内核基于与2×插值滤波器耦合的四开关架构，在某些模式下可实现高达12 GSPS的有效DAC更新速率。高动态范围和带宽使这些...
- 2016-11-21 15:53vevid的博客 这个帖子主要和大家介绍一些我们在FPGA硬件系统设计过程中遇到的问题和解决的方法。也欢迎大家一起参与讨论。主要涉及以下几个方面： 1。芯片的选型 包括FPGA芯片的选型原则，外围芯片，比如存储器，电源，接口...
- 2023-09-24 10:37switch_swq的博客 Xilinx 公司的 FPGA 芯片主要分为两大类，FPGA 和 SoC（System on Chip，片上处理系统），其中 FPGA 芯片只包含了可编程逻辑部分，而不包含处理器，如常见的 Spartan 系列、Artix 系列、Kintex 系列和 Virtex 系列。...
- 2024-01-28 21:19你不懂的语言的博客 ed XC7K325T-2FFG900C 需求：把电路板上的ADC、时钟合成器以及DDR3调通即可 介绍：调试过一个XC7K325T的板卡，我先描述它的硬件板块情况，首先板卡采用一个ADC板卡和一个FPGA板卡，这俩个板卡通过连接器进行连接，...
- 2022-09-16 16:06HIHTMYATBA的博客 一个22年毕业的飞行器控制专业转电子的硬件小白，这篇文章将记录我实习以及工作经历，也就是自己的学习笔记啦。硬件本来就是一个需要积累的东西，学海无涯，希望...主要是学习绘制原理图，板上测试，FPGA代码的调试等。
- 2022-03-14 16:52泡泡Java的博客 FPGA部署方式特点及限制： ① 集群部署特点及限制：FPGA芯片构成专用集群，形成FPGA加速卡构成的超级计算器（如Virtex系列早期实验板于同一硅片部署6块FPGA，单位服务器搭载4块实验板）。 专用集群模式无法在不同...
- 2024-01-21 19:24你不懂的语言的博客 HP bank中可用的DCI技术： 由于FPGA芯片变的越来越大以及系统时钟频率更快，PC板的设计和架构变得愈发困难，如何保证信号完整性成为重中之重，其首要解决的问题就是信号传输中存在的反射和振铃； "Stub reflection...
- 没有解决我的问题, 去提问
悬赏问题
- ¥15 基于卷积神经网络的声纹识别
- ¥15 Python中的request，如何使用ssr节点，通过代理requests网页。本人在泰国，需要用大陆ip才能玩网页游戏，合法合规。
- ¥100 为什么这个恒流源电路不能恒流？
- ¥15 有偿求跨组件数据流路径图
- ¥15 写一个方法checkPerson，入参实体类Person，出参布尔值
- ¥15 我想咨询一下路面纹理三维点云数据处理的一些问题，上传的坐标文件里是怎么对无序点进行编号的，以及xy坐标在处理的时候是进行整体模型分片处理的吗
- ¥15 CSAPPattacklab
- ¥15 一直显示正在等待HID—ISP
- ¥15 Python turtle 画图
- ¥15 stm32开发clion时遇到的编译问题