如何用FPGA将RJ45网络信号转换为单端串行数据。双绞线过来的网络信号，通过RJ45接口，网络隔离变压器，链接到网卡，然后用FPGA读取网卡信息。将读取的所有信号原封不动地，存入一步FIFO，将100M信号写入，用4M时钟读出；再存入另外一个异步FIFO，用4M速度写，100M速度读取，读取的信号在用FPGA传递给网卡2，通过另一个RJ45传递出去。
用到2个RJ网口，2个网卡，一块FPGA芯片（包含2个网卡控制器和2个异步FIFO），让100M的网络信号，原封不动的传输，先100M转为4M，在4M转回100M回到以太网。
不过目前这方面的资料好少啊，网卡是88E1111，有人用Verilog处理过网络信号吗？
如何用FPGA将RJ45网络信号转换为单端串行数据
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
1条回答 默认 最新
- 2023-02-07 22:55回答 1 已采纳 该回答引用ChatGPT是的，通常在处理音频数据时，AD转换后得到的数据是无符号数，需要先在FPGA中将其转换为有符号数再进行处理，最后再转换回无符号数并发送给DA转换进行输出
- 2022-03-26 16:35回答 1 已采纳 正弦波是有符号数，需要按有符号数去定义比如：这样就能通过数据是否大于 0 来做方波了。 wire signed [15:0] sin_out_0; always@(posedge sys_clk)
- 2022-06-07 20:27回答 2 已采纳 手机看代码费劲。仿真图细节看不到，串口发送数据的波形看不到。发送代码中96/102这两行代码 Tx_done <= 1'b0;去掉，不允许多处赋值。别的代码有什么问题看不出来。明天在电脑上看看吧
- 2021-01-19 22:51随着现代电子技术的应用和发展，越来越多的电子应用由模拟系统向数字系统转变，而A／D转换器为模拟系统和数字系统的界面，承担着模拟信号转变为数字信号的任务，在一些多路信号采集系统和实时数字信号处理系统中，A...
- 2023-02-16 14:02回答 9 已采纳 时间有些久，以前也遇到这个问题。有些映像VIVADO 的 GTP 的仿真非常慢，我记得需要跑 1 小时时间才能看到正确的波形。可能以前的电脑慢些。你耐心多等会吧。
- 2022-11-24 11:42回答 1 已采纳 仿真是帮你了解发现代码中的错误一些简单的代码可能不需要仿真当一个稍微复杂一点的代码，在写代码的过程中不出错是小概率事件，出错是正常的。我们在进行仿真时能查看我们代码中的所有信号的变化。这对我们找BUG
- 2021-11-19 16:10回答 1 已采纳 代码有些小问题，但是不会不亮。查下硬件原理图与管脚约束，整错了就可能不亮。如果有示波器，可以看看 HSYNC VSYNC 的信号出来了没。信号对不对。 细心检查下，调试查错才能加深学习理解。 VGA
- 2022-07-13 19:00硬件语言描述串行DA和AD转换，FPGA控制。能够很好的实现高精度的模数数模转换
- 2022-05-03 17:18回答 2 已采纳 你多半看错了，大部分SPI Flash可以一次性全部读完，写的时候倒是只能写256字节，而且不能跨页。因为写入需要先写入页缓存，然后写入flash，缓存容量有限制，而读出并不需要缓存，没有一次性读出量
- 2021-12-16 10:56回答 1 已采纳 XC7A 没有 LVPECL 的管脚，3.3V 可以采用 TMDS33(lvds)LVDS 与 LVPECL 可以通过电阻电容匹配后互连。这个链接是 LVDS 与 LVPECL 互连的文章 htt
- 2023-02-05 12:53回答 1 已采纳 点击右侧采纳即可：AN706是一个模拟数字转换器（ADC），可以用于采集音频信号。可以通过将麦克风或其他音频输入连接到ADC的输入，然后通过数字接口将采集到的信号传输到其他设备进行处理。 AN9767
- 2021-01-20 03:11除了一些专用引脚外，FPGA芯片上几乎所有引脚均可供用户使用，这使得FPGA信号处理方案具有非常高性能I/O带宽，大量的I/O引脚和存储器让系统拥有出色的并行处理能力，完成A/D转换等功能。 1、系统设计 本设计采用...
- 2021-12-14 17:53回答 1 已采纳 用电脑串口助手模拟可以的话，程序应该问题不大，虽然没仔细去仿真，建议LZ用示波器看一下波形，尤其时RXD端的开始那个检测下降沿的地方，检查空闲时刻RXD是否为高电平，同时尝试把nedge那个信号同步引
- 2020-12-09 00:12摘 要： 通过对比多种FPGA数据加载方式，从可靠性、经济性及PCB设计等几个方面说明了串行加载的优越性，分析了目前串行加载所面临的问题。为解决串行加载新面临的问题，提出了采用EEPROM与9500系列CPLD相结合实现...
- 2021-07-13 13:14基于FPGA的高速串行AD转换器控制设计与实验研究.pdf
- 没有解决我的问题, 去提问
悬赏问题
- ¥15 drone 推送镜像时候 purge: true 推送完毕后没有删除对应的镜像,手动拷贝到服务器执行结果正确在样才能让指令自动执行成功删除对应镜像，如何解决？
- ¥15 求daily translation（DT）偏差订正方法的代码
- ¥15 js调用html页面需要隐藏某个按钮
- ¥15 ads仿真结果在圆图上是怎么读数的
- ¥20 Cotex M3的调试和程序执行方式是什么样的？
- ¥20 java项目连接sqlserver时报ssl相关错误
- ¥15 一道python难题3
- ¥15 牛顿斯科特系数表表示
- ¥15 arduino 步进电机
- ¥20 程序进入HardFault_Handler