FPGA VHDL 中的一个警告如何去掉

177行没注释 177行注释掉
177没注释的话，出现警告!来自网上的主流解释，评价为-6来自网上的主流解释，评价为-6

两个信号的定义如下：
SIGNAL DCM_spd_in : std_logic_vector (7 DOWNTO 0);
PORT (spi_rddata : out std_logic_vector(7 DOWNTO 0); )
求大神帮忙！！

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除结题
收藏举报

2条回答默认最新

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
我加班特长 2015-11-18 02:19
关注
我觉得这和你注不注释没关系，warning的意思是你综合出了锁存器，这个可能产生时序错误。你可以试试边沿触发，应该就没这个警告了

本回答被题主选为最佳回答 , 对您是否有帮助呢?

解决无用
评论打赏
分享
举报

评论

按下Enter换行，Ctrl+Enter发表内容

查看更多回答(1条)

报告相同问题？

关注问题

FPGA VHDL 中的一个警告如何去掉
2015-09-10 03:15

回答 2 已采纳我觉得这和你注不注释没关系，warning的意思是你综合出了锁存器，这个可能产生时序错误。你可以试试边沿触发，应该就没这个警告了
求基于VHDL的FPGA入门书籍 arm fpga开发 mcu
2022-05-02 21:45

回答 1 已采纳 VHDL入门/解惑/经典实例/经验总结, 北航出版社, 黄任
vhdl中关于process的问题 fpga开发
2022-11-15 21:37

回答 2 已采纳必须写到一个process，或者另外一个process给一个信号到这个process，再分情况付值
一周掌握 FPGA VHDL Day 3
2021-01-20 01:02

FPGA技术江湖的博客一周掌握 FPGA VHDL Day 3 今天给大侠带来的是一周掌握 FPGA VHDL Day 3，今天开启第三天，下面咱们废话就不多说了，一起来看看吧。每日十分钟，坚持下去，量变成质变。 VHDL语言三、VHDL语句 3.1 并行语句在...
关于VHDL设计，代码报错的一个问题该怎么解决 c语言 fpga开发开发语言
2022-05-22 21:06

回答 1 已采纳不懂VHDL，盲猜是NXT写成NEXT导致错误：
急！！！需要vhdl做一个倒计时牌
2015-12-20 10:19

回答 1 已采纳 http://baike.1688.com/doc/view-d26675506.html
vhdl入门问题提问 fpga开发
2022-10-11 16:11

回答 1 已采纳 module key_new( input wire sclk, input wire rst_n,
笔记：FPGA与VHDL语言学习1
2022-02-06 20:23

sr_shirui的博客 3.设计一个三选一FPGA程序 4.使用由半加器与全加器程序生成一个f_adder全加器图形模块。试用4个f_adder模块组成一个4位全加器。 5.4～16译码器 6.设计乘法器 1.EDA技术与ASIC设计和FPGA开发有什么关系？什么是综合...
关于#vhdl#的问题，如何解决？ fpga开发
2022-05-15 10:57

回答 1 已采纳 entity h_adder is port(A : in std_logic ;B : out std_logic;SO : out std_logic;CO : out std_logic
vhdl编译出现好久的问题，一直无法解决 fpga开发
2022-04-18 11:40

回答 1 已采纳代码有语法错误
Error (10500): VHDL syntax error at dianzhen.vhd(70) near text ";"; expecting "if" 求解 fpga开发
2022-04-07 16:17

回答 2 已采纳代码贴在代码区，贴图片没法帮你改
FPGA开发中常见报错或警告汇总
2022-04-08 14:35

空调菌的博客其实就是找不到这个文件，我们可以在quartus的配置文件.qsf文件中进行修改。如下所示。首先打开你的工程的.qsf文件，然后做如下修改，删掉也行。 #set_global_assignment -name VERILOG_FILE led_test.v 2....
VHDL多个数码管同时操控
2015-10-10 03:23

回答 1 已采纳数码管共阴极，应该只能一次操作一个……
VHDL语法学习笔记：一文掌握VHDL语法
2020-08-12 09:14

FPGA技术江湖的博客今天给大侠带来FPGA 之 VHDL 语法学习笔记，话不多说，上货。 VHDL语法学习笔记一、VHDL简介 1.1 VHDL 的历史 VHDL 的英文全名是 Very-High-Speed Integrated Circuit Hardware Description...
FPGA综合后警告问题说明
2019-03-11 21:19

不够努力的人的博客 Warning: VHDL Process Statement warning at random.vhd(18): signal reset is in statement, but is not in sensitivity list 【提示】没把singal放到process（）中。 2.Warning: Found pins ing as undefined ...
如何学习FPGA
2015-03-25 20:27

队长-Leader的博客一、入门首先要掌握HDL（HDL=verilog+VHDL）。第一句话是：还没学数电的先学数电。然后你可以选择verilog或者VHDL，有C语言基础的，建议选择VHDL。因为verilog太像C了，很容易混淆，最后你会发现，你花了大量时间....
VHDL实验：基于有限状态机实现秒表
2023-12-14 11:41

非洲蜗牛的博客利用有限状态机实现实现一个具有启动、停止、清零功能的秒表，显示格式：分：秒：十分秒。启动、停止、清零由一个按键控制，按键按下时，功能按启动、停止、清零顺序循环。状态之间的“0”代表按键输入，本项目所用...
VHDL硬件描述语言（三）VHDL语言要素
2022-09-19 09:30

dtge的博客简要介绍了VHDL的文字规则、数据对象、数据类型和运算符
VHDL基础笔记
2022-04-06 23:19

橘坂的博客 VHDL基础笔记：标识符、文字、数据对象、数据类型、运算符...
没有解决我的问题, 去提问

悬赏问题

¥15 如何在scanpy上做差异基因和通路富集？
¥20 关于#硬件工程#的问题，请各位专家解答！
¥15 关于#matlab#的问题：期望的系统闭环传递函数为G(s)=wn^2/s^2+2¢wn+wn^2阻尼系数¢=0.707，使系统具有较小的超调量
¥15 FLUENT如何实现在堆积颗粒的上表面加载高斯热源
¥30 截图中的mathematics程序转换成matlab
¥15 动力学代码报错，维度不匹配
¥15 Power query添加列问题
¥50 Kubernetes&Fission&Eleasticsearch
¥15 報錯：Person is not mapped，如何解決？
¥15 c++头文件不能识别CDialog

FPGA VHDL 中的一个警告如何去掉

2条回答 默认 最新

悬赏问题

2条回答默认最新