ZXJ_iphone0406 2015-09-14 01:46 采纳率: 0%
浏览 1950

Verilog语言中include如何使用?

我有一些macro.vh以及参数文件parameter.h,作为全局参数在工程文件中,但是我写' include “parameter.h”会出错,出错信息:synth 8-29841.how to deal with?thanks!

  • 写回答

2条回答

  • weixin_39277081 2019-03-30 02:35
    关注

    一般這種問題都是出現在你的simulator找不到你的parameter所存在的目錄
    查閱simulator的user manual, 應該可以指定simulator到你指定的目錄存取parameter.h

    评论

报告相同问题?

悬赏问题

  • ¥15 求差集那个函数有问题,有无佬可以解决
  • ¥15 【提问】基于Invest的水源涵养
  • ¥20 微信网友居然可以通过vx号找到我绑的手机号
  • ¥15 寻一个支付宝扫码远程授权登录的软件助手app
  • ¥15 解riccati方程组
  • ¥15 display:none;样式在嵌套结构中的已设置了display样式的元素上不起作用?
  • ¥15 使用rabbitMQ 消息队列作为url源进行多线程爬取时,总有几个url没有处理的问题。
  • ¥15 Ubuntu在安装序列比对软件STAR时出现报错如何解决
  • ¥50 树莓派安卓APK系统签名
  • ¥65 汇编语言除法溢出问题