quartusii 11.0编译总是出现fata error:int divide by zero,请问为什么呢
quartusii 编译总是出错啊，为什么呢
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
1条回答 默认 最新
- yanghaoze 2015-12-29 07:14关注
quartus ii 9.0和11.0都出现这个问题，13.0sp1就没有这个问题，建议大家装13.0吧
解决 无用评论 打赏举报 分享
- 2022-04-27 14:06回答 2 已采纳 没有你这个版本的软件，试试assignments--setting，这个页面有没有。仿真基本都是用modelsim，很少有人用自带仿真器
- 2021-09-04 11:44回答 1 已采纳 求大神解答
- 2015-04-02 12:20回答 3 已采纳 这个问题我已经解决了，https://www.altera.com/support/support-resources/knowledge-base/solutions/rd01272015_37.h
- 2021-10-10 11:43wulibobo2的博客 本以为看了网上的安装教程就能很顺利地装好，没想到在安装软件上耽搁了好几天才弄完，主要原因在于Quartus II软件可以正常安装但是无法实现正常的编译功能，解决的思路是解决软件破解失败的问题，网上搜集到的资料说...
- 2020-05-26 11:43回答 1 已采纳 https://blog.csdn.net/weixin_43207098/article/details/107547844
- 2023-03-09 10:53回答 6 已采纳 该回答引用GPTᴼᴾᴱᴺᴬᴵ以下是基于 VHDL 语言实现八路彩灯的仿真代码： library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGI
- 2022-04-06 20:54回答 1 已采纳 已经解决了，附上大神链接，是管理员权限问题。https://blog.csdn.net/qq_59529218/article/details/120577875
- 2022-06-08 11:21不吃折耳根的博客 QuartusII原理图编译没问题但是仿真报错，一般这是因为我们在破解时没有全部破解，上述报错可能是QuartusII自带的ModelSim没有被破解成功导致的。
- 2023-03-10 01:19回答 5 已采纳 该回答引用GPTᴼᴾᴱᴺᴬᴵ以下是一个基于Verilog HDL语言实现八路彩灯的仿真，并使用了module模块的例子： module ColorLightController( input
- 2021-10-26 16:53回答 1 已采纳 很久没用 quartus 了，看你的问题应该是 top 顶层没有设置正确，应该把原理图这层设置成 top
- 2022-01-22 18:26回答 1 已采纳 知道了。这里的报错是指的是仿真时的do文件，而不是代码本身。在改上一个error时，把do文件里第5行代码删了，所以出现了该报错。并不是要删整行，是只需要删-novopt
- 2016-01-28 10:12怀想天空2010的博客 在QuartusII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意,虽然按F1可以了解关于该警告的帮助,但有时候帮助解释的仍然不清楚,大家群策群力,把自己知道和了解的一些关于警告的问题都说出来...
- 2021-11-01 21:49回答 1 已采纳 总线命名改为q[7..0]q[7..4]q[3..0]将这3条线连起来如图
- 天狭鬼的博客 环境： win7 (64位)； quartus II 版本：quartus II 11.0 (64位，32位)； 使用quartus II测试"Hello World!"的程序，Qsys制作相应的软核。 刚开始测试的时候使用
- 2016-05-12 12:48bigmagic123的博客 # ** Error: Waveform33.vwf.vt(62): near ",": syntax error, unexpected ',' ...如果改掉output的名字为op仿真就可以进行了 个人分析和测试认为，可能端口中有关键字output，所以不能仿真通过。
- 2019-04-19 19:10heihun2233的博客 全程编译只有几个警告，没有错误，搞不懂是哪里的问题，在线等，很急，有没有懂得大佬指点一下 下面是我的代码 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY MUX31A IS PORT ( a1,a2,a3,s1,...
- 2022-11-07 20:20Vizio＜的博客 基于Quartus II 软件设计流程
- 2022-04-15 20:45书启秋枫的博客 一、建立一个工程，设计全加器，并加以仿真 图形设计电路图：全加器 能对两个1 位二进制数相加并考虑低位来的进位（即...2. 保存位置 D:\IT\Quartus\FA 工程名称 FA 主文件（top-level design entity）FA 3. 新.
- 2022-09-05 16:06门牙会稍息的博客 quartus II简单仿真及no simulation input file错误解决方法
- 2019-07-10 16:44溪亭悦的博客 Quartus II-can't launch the ModelSim-Altera software解决在试图使用modelsim-altera进行仿真时出错如图：然而按照以上方法并没有解决问题，修改路径如下图所示后，问题解决。 在试图使用modelsim-altera进行仿真...
- 没有解决我的问题, 去提问
悬赏问题
- ¥50 易语言把MYSQL数据库中的数据添加至组合框
- ¥20 求数据集和代码#有偿答复
- ¥15 关于下拉菜单选项关联的问题
- ¥20 java-OJ-健康体检
- ¥15 rs485的上拉下拉，不会对a-b<-200mv有影响吗，就是接受时，对判断逻辑0有影响吗
- ¥15 使用phpstudy在云服务器上搭建个人网站
- ¥15 应该如何判断含间隙的曲柄摇杆机构，轴与轴承是否发生了碰撞？
- ¥15 vue3+express部署到nginx
- ¥20 搭建pt1000三线制高精度测温电路
- ¥15 使用Jdk8自带的算法，和Jdk11自带的加密结果会一样吗，不一样的话有什么解决方案，Jdk不能升级的情况