2 lee shuai Lee_Shuai 于 2016.01.21 10:35 提问

modelsim时序仿真,如何查看内部信号的信息?

在功能仿真中,可以很容易的将其它module中的寄存器信号添加到wave窗口中,并查看信号变化情况;
在时序仿真中,
1、查看testbench中端口信号时,选中测试模块tbfifo,object中会正常显示如图一,wave中波形正常图片说明
2、但是,要查看内部模块中的寄存器信号时。例如,我想查看waddr的情况,在sim中找到的如图二,图片说明同时在object中显示的如图三。图片说明
该怎么做,才能使2中情况像1中那样?

1个回答

devmiao
devmiao   Ds   Rxr 2016.01.21 18:41
Csdn user default icon
上传中...
上传图片
插入图片
准确详细的回答,更有利于被提问者采纳,从而获得C币。复制、灌水、广告等回答会被删除,是时候展现真正的技术了!
其他相关推荐
ModelSim看例化内部的信号波形
sim窗口中,右键单击实例->"Add"->"To Wave"->"All items in design"
Modelsim仿真查看内部信号
Modelsim仿真查看内部信号
modelsim显示内部信号波形
首先在打开所建立的project中的待仿真的文件,然后在Modelsim菜单栏中单击Simulate—>Start Simulation—>保持Enable Optimization的选定状态,然后单击Optimization Options—>Visiblity—>Apply full visibility to all modules(full debug mode)—>ok—>ok。 在界
功能仿真与时序仿真,及Modelsim的使用
功能仿真和时序仿真 1 推荐 仿真过程是正确实现设计的关键环节,用来验证设计者的设计思想是否正确,及在设计实现过程中各种分布参数引入后,其设计的功能是否依然正确无误。仿真主要分为功能仿真和时序仿真。功能仿真是在设计输入后进行; 时序仿真是在逻辑综合后或布局布线后进行。   1. 功能仿真 ( 前仿真 )     功能仿真是指在一个设计中, 在设计实现前对所创建的逻辑进
Modelsim查看中间变量
安装完成之后,先在Modelsim中File——New——Library,默认会建立work库建立好work库后,File——New——Project,新建一个工程,导入写好的verilog文件和verilog test bench文件,并在Workspace空白处右键编译所有文件。当前在Workspace的Project标签下,选择Library标签,可以看到work目录,选择刚才建立的test
使用ModelSim进行时序仿真
一、准备工作 首先需要EDA综合工具生成用于功能或时序仿真的网表文件(VHDL为.vho,Verilog为.vo),以及使用EDA仿真工具进行时序仿真时所需要的包含时序延时信息的标准延时格式输出文件(.sdo)。 这里我们以EDA工具为ALTERA的Quartus II 9.0为例,使用Verilog DHL,讲解如何使用Quartus II 9.0生成ModelSim 6.2b时序仿真所需的
使用ModelSim与Quartus结合进行时序仿真
查看Quartus 6.0的帮助文件,试验了一下可以进行时序仿真,以前看到过一些相关文章,但都没有成功,关键的一个问题就是没有编译库文件,总结步骤如下(本人用Verilog,括号中给出了用VHDL时的相关提示: [注]Quartus版本为 6.0,ModelSim为 6.2a
用ModelSim 进行功能仿真与时序仿真
在FPGA 设计中,仿真一般分为功能仿真(前仿真)和时序仿真(后仿真)。功能仿真又叫逻辑仿真,是指在不考虑器件延时和布线延时的理想情况下对源代码进行逻辑功能的验证;而时序仿真是在布局布线后进行,它与特定的器件有关,又包含了器件和布线的延时信息,主要验证程序在目标器件中的时序关系。在有些开发环境中,如 Xilinx ISE 中,除了上述的两种基本仿真外,还包括综合后仿真,转换(post-transl
modelsim 仿真无信号列表
命令行用 vsim -novopt work. 或者修改modelsim.ini里面的选项,去掉优化。
用ISE与Modelsim进行FPGA后仿真(时序仿真)的两种方法
用ISE与Modelsim进行FPGA后仿真(时序仿真)的两种方法