2 shidizai1993 shidizai1993 于 2016.01.24 21:39 提问

模拟多路选择器对通过的信号频率有没有限制?

如题:模拟多路选择器对通过的信号频率有没有限制?
现在的信号频率是100M到800M,选通频率在200Hz左右,有什么合适的多路选通器么?

1个回答

devmiao
devmiao   Ds   Rxr 2016.01.25 07:10
Csdn user default icon
上传中...
上传图片
插入图片
准确详细的回答,更有利于被提问者采纳,从而获得C币。复制、灌水、广告等回答会被删除,是时候展现真正的技术了!
其他相关推荐
电子入门基础知识之:多路选择开关(MUX)
原文地址::http://www.51hei.com/bbs/dpj-50167-1.html 相关文章 1、电子入门基础知识之:多路选择开关(MUX) ----http://www.picmcu.com/portal.php?mod=view&aid=37 多路选择开关是电子设计中常用的选通器件,主要应用在通道扩展上,在某些场合下通过选用多路选择开关可以大大降低设计成本和设
Verilog4位2选1多路选择器
题目描述通过使用ISE软件进行4位2选1多路选择器的设计与实现。题目解读这是一个很基本的Verilog语法,4位就是指输入的数是一个四位2进制的数,具体表达为4‘b1000等等
EDA学习--2选1多路选择器
(一)LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL ; ENTITY mux21a IS PORT ( a,b,s : IN STD_LOGIC ; y:OUT STD_LOGIC); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS BEGIN PROCESS
1位的二选一多路选择器的逻辑表达式实现
design source`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 2018/03/17 08:26:28// Design Name: // Mod...
4-2 Verilog 多路选择器设计实现
Verilog 学习过程——多路选择器设计实现
四选一多路选择器vhdl程序代码
四选一多路选择器vhdl程序代码,利用max+plus软件进行仿真,课堂上的代码,亲测成功。
由多路选择器的VHDL描述入门VHDL
二选一多路选择器 VHDL描述: 1、顺序语句结构:library ieee; use ieee.std_logic_1164.all;entity mux21a is port(a,b:in bit; s:in bit; y:out bit); end entity mux21a;architecture one of mux21a is begin
Quartus二选一多路选择器
一、数据选择器的基本原理         数据选择器是指经过选择,把多个通道的数据传送到唯一的公共数据通道上去,实现数据选择功能的逻辑电路称为数据选择器。它的示意图如下:        数据选择器传送数据过程中,能够根据需要将其中任意一路选择出来的电路,叫做数据选择器               下图所示为二选一数据选择器原理图,a,b为输入端,sel为控制端,out为输出端      
四选一 多路选择器 VHDL程序
这个程序实现了用VHDL完成多选一的效果 由此程序可以改十路以上的
1-2 Verilog 4位 二选一 多路选择器
Verilog 学习过程 2选1多路选择器设计