buaaalex 2016-05-27 09:03 采纳率: 100%
浏览 1758
已采纳

请教一个verilog调用fifo核的问题

调用了个FIFO的IP核，综合部过去，报错是illegal redeclaration of module XXX。
我的理解是变量声明重复，但是没有找到重复变量。
删掉了IP核，调用IP核生成时的文件.V核.NGC，综合通过。
想问下版上大神这是什么情况

  • 写回答

3条回答 默认 最新

  • 小灸舞 2016-05-30 07:24
    关注

    The *_synth.v file is erroneous and should be removed. Please delete this file from the ipcore_dir and "Clean Project Files" and synthesize again.

    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论
查看更多回答(2条)

报告相同问题？

  • verilog 层次化设计的简单问题 -- 如何调用底层模块
    2012-10-16 17:14
    Hustudent20080101的博客 color:rgb(144,94,64)">verilog 层次化设计的简单问题 -- 如何调用底层模块作者：剑桥石 假设三个模块module top_m, bottom1_m, bottom2_m 分别存在于三个文件top.v, bottom1.v, bottom2.v
  • Xilinx 常用模块汇总(verilog)【03】
    2018-05-10 21:53
    weixin_33895604的博客 作者：桂。 时间：2018-05-102018-05-1021:03:44 链接：... 前言 ...Xilinx 常用模块汇总(verilog)【01】 ...Xilinx 常用模块汇总(verilog)【02】 ...一、模块汇总 17- 自相关操...
  • 电力电子转战数字IC——我的IC笔试（2022.10.14更新）
    2022-09-27 16:18
    菊场打工人的博客 并编写一个module，在module中调用该program时运行打印的结果为1、2、3 一个RTL如图所示，正常工作时，复位后需要先通过AXI-lite总线配置B模块寄存器，再通过APB总线配置A模块寄存器，最后A模块接收输入数据，最终由...
  • 卓胜微嵌入式面试题及参考答案（2万字长文）
    2024-11-12 19:17
    大模型大数据攻城狮的博客 每个任务都有一个优先级，系统会根据任务的优先级来决定哪个任务获得 CPU 的使用权。 当一个高优先级的任务准备运行，并且当前运行的任务优先级较低时，高优先级任务会抢占 CPU。例如，假设有任务 A 优先级为 3，...
  • 零基础小白如何自学计算机组成原理
    2025-01-18 00:00
    小宝哥Code的博客 从零基础开始学习计算机组成原理是一个循序渐进的过程，重要的是从基础概念入手，逐步加深对硬件和计算机内部运作的理解。通过理论学习和动手实验结合的方式，能帮助你更好地掌握计算机组成原理的核心内容，并为后续...
  • 【采坑专栏】【错误记录】起系统
    2022-09-02 10:40
    飞行的香蕉的博客 程序中出现了相应的Verilog的关键字，有一个关键字列表，是一些不可以被定义为变量的名字的列表，这个需要注意。 作者：集成电路基础与数字集成电路设计 链接：https://www.jianshu.com/p/1251e40e121c 来源：简书 ...
  • 计算机组成原理课程设计
    2023-11-11 14:19
    「已注销」的博客 实验一 一位全加器的设计与仿真 实验二 四位全加器的设计与仿真 实验三 32位浮点乘法器的设计与仿真 实验四 简单运算器的设计与仿真 实验五 一位比较器的设计与仿真 实验六 八位比较器的设计与仿真 实验七 1/2...
  • 2024联发科实习春招秋招内推内推码面经总结
    2022-04-20 17:36
    我的鱼呢讷讷呢的博客 比如异步fifo中指针打拍跨时钟的细节问题（指针跨时钟时，要是上一个没有被采集到，下一个采集到了，那么目的端的格雷码会变两个比特，这会不会有什么问题）。 反问阶段，了解三个月的脱产培训，他们的项目之类的。...
  • EDACN 论坛Xilinx 版帖子汇总
    2016-06-15 09:00
    qijitao的博客 C）搞定了，下载板的问题，有一个电容太大了，换掉就OK 了 D）电缆检测到的信号和器件的型号不匹配碰到这种问题最烦了，只好试了 1。换一个原装电缆 2。改一下并口的模式 3。TMS，TDI,TCK 加一下上拉 E）主要是...
  • 【转】【学】如何写testbench---转载
    2014-03-26 13:45
    zd_2010的博客 1. modelsim怎么调用altera的库仿真啊？(megafunctions) 以前有个帖子说把quartus安装目录下的sim文件夹里面的文件编译进modelsim里面就可以了，可是sim文件夹里面我要的那个函数不是.v文件啊，还有他里面的一些....
  • 数字集成电路设计-18-UVM
    2015-05-24 14:58
    Rill的博客 引言UVM（Universal Verification Methodology）可以理解为形而上的东西，可以理解为是基于System verilog的一个库，提供一些API调用。其实没必要把UVM抬的那么高，上升到形而上的层次。因为在实际的IC验证时，对...
  • 研究生期间做项目所学到的一些经验
    2014-06-03 11:21
    weixin_34252686的博客 一 项目所得  1.1 心得体会 任何事物都要从最简单、最基本的构架入手，理解复杂的。——接触学习新东西时的指导思路。 做理论要做做想想，边停边走；做工程则要不断推进，因为不做不出来。工程就是靠时间堆...
  • 项目所学到的心得
    2014-06-03 12:10
    weixin_33882452的博客 一 项目所得 1.1心得体会 任何事物都要从最简单、最基本的构架入手，理解复杂的。——接触学习新东西时的指导思路。 做理论要做做想想，边停边走；做工程则要不断推进，因为不做不出来。工程就是靠时间堆出来的...
  • 没有解决我的问题, 去提问