suochang0863 2016-06-12 11:28 采纳率: 0%
浏览 1813

verilog的case语句优化的问题，求助！！！

请问，我的case条件分支不同，但是有些条件分支所对应的执行语句却是相同的，这个时候我是否可以对其进行优化，把两个分支条件使用“|”或在一起，然后执行它们所相同的语句呢？

  • 写回答

1条回答 默认 最新

  • weixin_43091879 2019-11-07 22:45
    关注

    //可以使用逗号隔开吧,比如

    module ......
    .
    .
    .
    reg [1:0] cnt;
    .
    .
    .
    case (cnt)
    2'b00,2'b01: .....
    2'b10: .....

    2'b11: .....
    endcase

    .
    .
    endmodule

    评论

报告相同问题？

  • Verilog语言用case语句中不定态x的用法 开发语言
    2022-05-22 16:32
    回答 1 已采纳 不是没有东西，是有个逗号，表示和下一行的那个情况有相同的操作，2'b0x, 2'b0z: 执行的语句；是这个意思
  • 关于verilog位宽转换！@#￥%…… fpga开发
    2022-05-06 17:52
    回答 2 已采纳 如果24bit数据不是连续的，那就完全可以不用fifo了，直接从24bit截取8bit数据就可以了，只不过1个24bit数据，需要三个时钟才能输出三个8bit的数据。
  • verilog if语句怎么都不执行 fpga开发
    2021-10-15 12:21
    回答 1 已采纳 代码不全，没办法帮你分析单纯的这点代码没看出啥毛病含代码的帖子最好贴在代码区，看起来会舒服些。可用 C 代码区
  • verilog case语句_Verilog：笔试面试常考易错点整理
    2020-11-21 08:21
    weixin_39779032的博客 always块间是并行的，符合硬件中电路并行计算的特性always时钟触发的特性，符合寄存器的行为Verilog是一种自顶向下的层次化设计方法，能够将复杂的大型数字系统划分为规模较小且功能相对简单的单元电路，从而加速...
  • Verilog的always语句疑惑 fpga开发
    2022-05-19 19:10
    回答 2 已采纳 1.分成不同的模块方便设计也方便后序的更新，输入输出端口更加明确，而且可以例化使用多个相同的module。2.*指的是所有的变量变动3.同级的，每个always模块是独立的，不可以在多个always模
  • verilog 流水灯部分问题 arm stm32 单片机
    2023-04-11 23:30
    回答 1 已采纳 以下内容部分参考ChatGPT模型： 你的代码中缺少时钟信号的控制，可能导致仿真时rst=0后停止运行。你需要添加时钟信号，并在时钟上升沿或下降沿控制灯的状态改变。以下是一个简单的例子： modul
  • FPGA基于Verilog语句计分牌实验 开发语言 有问必答
    2021-05-26 15:27
    回答 2 已采纳 参考一下：https://blog.csdn.net/weixin_30578677/article/details/98247940，希望对你有帮助，望采纳，谢谢
  • reg类型变量综合电路_求助：关于verilog中语句时序问题
    2020-12-23 11:29
    cook dester的博客 在always 语句下有如下情况：...if(clk_bps)beginnum <= num+1'b1;case (num)4'd0: rs232_tx_r <= 1'b0; //发送起始位4'd1: rs232_tx_r <= tx_data[0];//发送bit04'd2: rs232_tx_r <= tx_data[1];//发送...
  • verilog 语法问题 fpga开发
    2022-10-09 23:56
    回答 1 已采纳 放上面错误，else 逻辑后面只有这一条语句有效的执行了else 逻辑。放下面正确，else 逻辑后面这一堆语句均有效的执行了else 逻辑。
  • verilog中的定义端口问题 fpga开发 硬件工程
    2021-12-05 23:51
    回答 2 已采纳 case({sr9,sr8,sr7,sr6,sr5,sr4,sr3,sr2,sr1,sr0})在这条语句前加个 else 改成这样就没 latch 的警告了else case({sr9,sr8,sr7
  • verilog入门简单问题 硬件工程
    2022-05-31 20:45
    回答 2 已采纳 程序的功能就是clrn为低的时候清零，当wen为低的时候写入数据，把d的信号写入给p，然后q输出当前p的内容。测试程序的话可以看一下下面的例子，对于这个模块其实能体现出清零和写入的功能就可以https
  • verilog中case条件的表述问题
    2017-11-21 17:13
    赤子001的博客 在case的分支中，分支条件之间用逗号。 分支条件使用十进制的这种写法不能识别，会出错， case({a,b}) 6d'1_1: begin  end 6d'1_2: begin  end 要用二进制写法才可以 6b'001_001: begin  end 6b'001_010: begin
  • Verilog HDL编写出现的问题 嵌入式硬件
    2023-01-05 01:34
    回答 2 已采纳 这段代码的主要问题是在模块定义中没有声明输入和输出的类型。可以通过在模块定义中加入输入输出类型来修正这个问题。例如： module scinstmem (input [31:0] a, output
  • verilog赋多位值_verilog中的default应该赋什么样的值
    2020-12-28 23:50
    weixin_42537450的博客 Q：在状态机的case语句中，最后要加上默认项default，可是我看到有的书上写的是一个确定的状态，有的则是不定态xxx，到底应该写那个啊？求助！A1：取决于case条件是否完备啦如果你的case条件已经完备，那default不写...
  • verilog 写rtl注意事项_Verilog：笔试面试常考易错点整理
    2020-12-19 12:18
    weixin_39907289的博客 always块间是并行的，符合硬件中电路并行计算的特性always时钟触发的特性，符合寄存器的行为Verilog是一种自顶向下的层次化设计方法，能够将复杂的大型数字系统划分为规模较小且功能相对简单的单元电路，从而加速...
  • 没有解决我的问题, 去提问

悬赏问题

  • ¥15 学不会递归，理解不了汉诺塔参数变化
  • ¥15 基于图神经网络的COVID-19药物筛选研究
  • ¥30 软件自定义无线电该怎样使用
  • ¥15 R语言mediation包做中介分析，直接效应和间接效应都很小，为什么？
  • ¥15 Jenkins+k8s部署slave节点offline
  • ¥15 如何实现从tello无人机上获取实时传输的视频流，然后将获取的视频通过yolov5进行检测
  • ¥15 WPF使用Canvas绘制矢量图问题
  • ¥15 用三极管设计一个单管共射放大电路
  • ¥15 孟德尔随机化r语言运行问题
  • ¥15 pyinstaller编译的时候出现No module named 'imp'