旅途尽美 2013-12-09 06:12
浏览 3115

FPGA向PC网口发送数据,已按UDP封装,但用抓包工具找不到发送的数据包,怎么破啊?

问题如标题所示,

采用的是XILINX的virtex 6芯片

网口程序在原本V6核里面的tri emac IP core中添加自己的UDP封装

抓不到发送的数据包

直接用IP核附带的example程序也不行

求大神指导啊......

  • 写回答

0条回答

    报告相同问题?

    悬赏问题

    • ¥15 FPGA-SRIO初始化失败
    • ¥15 MapReduce实现倒排索引失败
    • ¥15 ZABBIX6.0L连接数据库报错,如何解决?(操作系统-centos)
    • ¥15 找一位技术过硬的游戏pj程序员
    • ¥15 matlab生成电测深三层曲线模型代码
    • ¥50 随机森林与房贷信用风险模型
    • ¥50 buildozer打包kivy app失败
    • ¥30 在vs2022里运行python代码
    • ¥15 不同尺寸货物如何寻找合适的包装箱型谱
    • ¥15 求解 yolo算法问题