近期在学习计算机组成原理，老师讲了乘法器，让我们课后自己仿真一下，然而，我的连编译都不可以，(ಥ_ಥ) 改了好久了 希望能有指导 谢谢✺◟(∗❛ัᴗ❛ั∗)◞✺
VHDL小白 求各位大神指导✪ω✪
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
1条回答 默认 最新
- 2022-05-02 21:45回答 1 已采纳 VHDL入门/解惑/经典实例/经验总结, 北航出版社, 黄任
- 2022-08-30 21:30回答 2 已采纳 在网上down的源码有些时候要自己来编译，用Quartus来编译VHDL的源码，当有package的时候，不能像在ISE中那样直接用work.packagename.all就可以把package包含进
- 2023-04-23 17:12回答 1 已采纳 有一些在Linux环境下可用的VHDL转换为Verilog的工具，其中一些比较常见的包括： GHDL：GHDL是一个免费的VHDL仿真器，也可以将VHDL代码转换为Verilog代码。它是在GNU通用
- 2023-02-11 14:04最适合小白学习的VHDL使用教程，建议多读多练，学习VHDL很容易。
- 2022-10-11 16:11回答 1 已采纳 module key_new( input wire sclk, input wire rst_n,
- 2020-06-19 12:22回答 1 已采纳 IF(ENABLED = '1') THEN--初始化 FINISHED --ADD Y --SUB int_Y := int_A - int_B; if(int_Y = 0) the
- 2022-11-15 21:37回答 2 已采纳 必须写到一个process，或者另外一个process给一个信号到这个process，再分情况付值
- 2017-11-02 22:41EDA 技术与 VHDL 设计实验指导书，西安电子科技大学出版社
- 2023-04-11 11:20回答 2 已采纳 以下内容部分参考ChatGPT模型： 半减器的VHDL描述： library ieee; use ieee.std_logic_1164.all; entity half_subtractor i
- 2018-11-06 04:47回答 1 已采纳 https://zhidao.baidu.com/question/694067528006396244.html
- 2015-09-10 03:15回答 2 已采纳 我觉得这和你注不注释没关系，warning的意思是你综合出了锁存器，这个可能产生时序错误。你可以试试边沿触发，应该就没这个警告了
- 2014-12-10 18:34关于VHDL软件实验课程指导，程序仅供参考。
- 2022-05-15 10:57回答 1 已采纳 entity h_adder is port(A : in std_logic ;B : out std_logic;SO : out std_logic;CO : out std_logic
- 2021-04-16 21:27Phunsukh_Wangdu的博客 求补码的VHDL程序 前言 本次实验所用软件为Quartus||9.0，所用板载为EPF10K20T144-4。 注意事项 （1）创建VHDL工程时选择板载系列一定要按照板载芯片上的系列选中。 （2）目前使用的Quartus || 9.0不支持输入汉字的...
- 2018-08-02 23:31多学多看，vhdl 将来发展的大趋势， 非常好的入门ppt 适合小白
- 2018-08-02 23:28VHDL教程 内容详细 入门资料 适合小白入门，一种硬件编程语言
- 2020-08-12 09:14FPGA技术江湖的博客 今天给大侠带来FPGA 之 VHDL 语法学习笔记，话不多说，上货。 VHDL语法学习笔记 一、VHDL简介 1.1 VHDL 的历史 VHDL 的 英 文 全 名 是 Very-High-Speed Integrated Circuit Hardware Description...
- 2021-11-15 16:44Mount256的博客 这是在2021年10月底完成的一次VHDL课程设计，全程自己设计组装完成，现作为记录存档发布，大家也可以借鉴本文来完成自己的课程设计。（建议使用电脑阅读，本文有修改） 基于VHDL语言的数字电子钟设计 【内容摘要】 ...
- 2021-10-01 10:46叶庭云的博客 VHDL UART串口通信设计 实现开发板与计算机串口助手之间的收发，并能够自行调节波特率。自行设计通信格式并完成调试。
- 没有解决我的问题, 去提问
