sinat_36160163 2017-03-07 13:01 采纳率: 0%
浏览 6284

verilog多次例化的module是并行执行的吗

FPGA新手提问,verilog程序中多次例化同一个module,在顶层module中多次例化的module是并行执行还是串行执行的?

```ad7606 u1_ad7606
(
//Input ports
.sysclk (sysclk),
.ad_DB (ad_DB_1),
.busy (ad_busy_1),
.RST_B (reset_b),
//Output ports
.cva_cvb (ad_cva_cvb_1),
.rd (ad_rd_1),
.cs (ad_cs_1),
.rst (ad_rst_1),
.ad_DATA (ad_DATA_1)
);

   ad7606 u2_ad7606
        (
        //Input ports
        .sysclk     (sysclk),
        .ad_DB      (ad_DB_2),
        .busy       (ad_busy_2),
        .RST_B      (reset_b),
        //Output ports
        .cva_cvb    (ad_cva_cvb_2),
        .rd        (ad_rd_2),
        .cs        (ad_cs_2),
        .rst       (ad_rst_2),
        .ad_DATA    (ad_DATA_2)
        );  

  • 写回答

4条回答

  • devmiao 2017-03-07 15:47
    关注
    评论

报告相同问题?

悬赏问题

  • ¥15 这个电路是如何实现路灯控制器的,原理是什么,怎么求解灯亮起后熄灭的时间如图?
  • ¥15 matlab数字图像处理频率域滤波
  • ¥15 在abaqus做了二维正交切削模型,给刀具添加了超声振动条件后输出切削力为什么比普通切削增大这么多
  • ¥15 ELGamal和paillier计算效率谁快?
  • ¥15 file converter 转换格式失败 报错 Error marking filters as finished,如何解决?
  • ¥15 Arcgis相交分析无法绘制一个或多个图形
  • ¥15 关于#r语言#的问题:差异分析前数据准备,报错Error in data[, sampleName1] : subscript out of bounds请问怎么解决呀以下是全部代码:
  • ¥15 seatunnel-web使用SQL组件时候后台报错,无法找到表格
  • ¥15 fpga自动售货机数码管(相关搜索:数字时钟)
  • ¥15 用前端向数据库插入数据,通过debug发现数据能走到后端,但是放行之后就会提示错误