qq_38996171
似曾丶很久
采纳率0%
2017-06-01 00:11 阅读 4.1k

用verilog语言设计一个方波产生器

用verilog语言设计一个方波产生器,并进行功能验证和时序验证

  • 点赞
  • 写回答
  • 关注问题
  • 收藏
  • 复制链接分享

1条回答 默认 最新

  • weixin_39277081 weixin_39277081 2019-03-30 02:58

    initial begin
    clk=0;
    forever #10 clk=~clk;

    end

    点赞 12 评论 复制链接分享

相关推荐