qq_39239174
2017-06-20 09:33关于Verilog一个入门级的设计
150要求：1.实现由DIP开关插入BCD码，经译码后将数字显示在最右面一位LED数码管上（非法BCD显示0）
2.实现上述功能，但能“稳定”的显示在四个数码管上，以扫描方式显示（时钟）
3.实现秒脉冲转入下60进制计数器的计数，译码显示功能（显示位置在最右侧两个数码管，十位在左，个位在右）
PS:最好能画出实验框图 有追加奖赏
- 点赞
- 回答
- 收藏
- 复制链接分享
2条回答
为你推荐
- Vivado 2019.1仿真verilog报错[USF-XSim-62]和[Vivado 12-4473]，疑似仿真代码没有正确调用模块？
- c语言
- 开发语言
- c++
- 1个回答
- 在最小值和最大值之间生成加密随机整数
- random
- 1个回答
- too long
- path
- php
- 1个回答
- 比较两个数组中的数据是否相同
- 数组
- 13个回答
- verilog实现I2C接口电路。
- verilog
- fpga eda
- i2c总线
- 3个回答
换一换