问题描述：
基于ADSP TS-201使用Visual DSP++5.0 开发的DSP软件（单核），每个4ms 周期都向FPGA固定地址的RAM（分乒乓两片）里写入数据，在一个周期起始处，FPGA进行一次乒乓切换，将上个4ms周期内DSP刚刚写入数据的RAM内容发出，同时将上上个周期DSP写入且已经完成发送的RAM切换给DSP供本周期写入。正常情况下，从数据上每个周期的数据内容都不同，但出现RAM数据反复在两帧之间交替的故障。
请帮忙分析一下故障发生的机理和是否有解决的办法
求助各位大神！DSP++5.0 开发的DSP软件，出现RAM数据反复在两帧之间交替的故障
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
1条回答
悬赏问题
- ¥15 mmocr的训练错误，结果全为0
- ¥15 python的qt5界面
- ¥15 无线电能传输系统MATLAB仿真问题
- ¥50 如何用脚本实现输入法的热键设置
- ¥20 我想使用一些网络协议或者部分协议也行，主要想实现类似于traceroute的一定步长内的路由拓扑功能
- ¥30 深度学习，前后端连接
- ¥15 孟德尔随机化结果不一致
- ¥15 apm2.8飞控罗盘bad health，加速度计校准失败
- ¥15 求解O-S方程的特征值问题给出边界层布拉休斯平行流的中性曲线
- ¥15 谁有desed数据集呀