关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
anguea
2017-08-03 03:31
采纳率: 0%
浏览 1190
首页
关于x86 处理器重排序storeLoad问题
共享内存有a=5②store a=4 ③load a ②和③重排序会不会出现问题
收起
写回答
好问题
0
提建议
关注问题
微信扫一扫
点击复制链接
分享
邀请回答
编辑
收藏
删除
结题
收藏
举报
3
条回答
默认
最新
关注
码龄
粉丝数
原力等级 --
被采纳
被点赞
采纳率
threenewbee
2017-08-03 16:34
关注
单处理器单线程没有问题,多处理器多线程,需要对共享变量上锁
本回答被题主选为最佳回答
, 对您是否有帮助呢?
本回答被专家选为最佳回答
, 对您是否有帮助呢?
本回答被题主和专家选为最佳回答
, 对您是否有帮助呢?
解决
无用
评论
打赏
微信扫一扫
点击复制链接
分享
举报
评论
按下Enter换行,Ctrl+Enter发表内容
查看更多回答(2条)
向“C知道”追问
报告相同问题?
提交
关注问题
指令
重
排序
及可见性
问题
2019-04-15 16:25
一只Jackey的博客
指令
重
排序
及可见性
问题
指令
重
排序
概念
重
排序
的情况可见性
问题
CPU层面的
问题
具体实现:内存屏障
x86
架构的内存屏障编译器层面的
问题
小渣渣,如有
问题
,欢迎指正。 指令
重
排序
概念 指令
重
排序
,顾名思义,就是对指令...
x86
架构下
Store
Load
屏障
2023-05-07 19:29
yiyeguzhou100的博客
从图例可以看到第六步assert失败的核心原因在于,cpu0上缓存过b,所以cpu0执行b = 1k立马写入cache,然后线程B所在的cpu1执行while(b==0)迅速跳出,然后执行 a = 1,由于此时 a 还在cpu0的
store
buffer中,所以导致...
单核
处理器
系统中
store
buffer 的可见性
2025-05-27 10:34
__pop_的博客
【代码】单核中
store
buffer 的可见性。
面试官:Java
重
排序
你给我一一列出来
2021-06-23 16:47
Java-interview的博客
这个特性会对内存操作的执行顺序产生
重
要的影响:
处理器
排序
后对内存的读/写操作的执行顺序,不一定与内存实际发生的读/写操作顺序一致!为了具体说明,请看下面示例: 假设
处理器
A和
处理器
B按程序的顺序并行执行...
10、final 域
重
排序
规则
2025-05-17 14:39
butingdejiaobu的博客
对于 final 域,
处理器
和编译器要遵守以下两个
重
排序
规则。
《汇编语言:基于
X86
处理器
》第9章 字符串和数组(2)
2025-07-22 23:51
班公湖里洗过脚的博客
x86
指令集有两种操作数类型:基址-变址和基址-变址-位移量,这两种类型都适用于数组。下面将对它们进行研究并通过例子来说明如何有效地使用它们。 9.4.2 基址-变址操作数 基址-变址操作数将两个寄存器(称为基址和...
重
排序
2019-06-14 00:39
青小梅的博客
根据
排序
指令的主体来看来看,
重
排序
分为两类:编译器优化
重
排序
与
处理器
重
排序
。其中
处理器
重
排序
可进一步细分为指令集并行级
重
排序
和内存系统
重
排序
。 编译器优化
重
排序
:不改变单线程程序语义前提下,
重
新安排...
指令
重
排序
精讲
2019-07-05 18:25
Munger6的博客
这篇文章终于把指令
重
排序
讲清楚了 目录: 1.数据依赖性 2.程序顺序规则 3.
重
排序
对多线程的影响 4.编译器
重
排序
5.指令集并行的
重
排序
6.内存系统的
重
排序
7.memory barrier 8.JDK 1.7 内存屏障实现 1.数据依赖...
深入理解内存屏障:解决并发编程中的可见性与
重
排序
问题
2025-05-27 21:46
kayokoi的博客
在多核CPU和复杂内存模型的现代计算机体系结构中,并发编程面临着诸多挑战,其中最核心的
问题
之一便是如何确保多线程环境下数据的一致性和操作的有序性。内存屏障(Memory Barrier)作为一种关键的底层同步原语,...
内存一致性,指令
重
排序
,内存屏障,volatile解析
2022-11-27 20:34
JermeryBesian的博客
内存一致性,指令
重
排序
,内存屏障,volatile解析
没有解决我的问题,
去提问
向专家提问
向AI提问
付费问答(悬赏)服务下线公告
◇ 用户帮助中心
◇ 新手如何提问
◇ 奖惩公告