verilog中模块例化多次调用的问题

一共设计中要用到四处数据宽度不同的fifo,想问例化后如何调用,在top实例引用时怎么设置宽度,希望能举例说下,谢谢。

1个回答

个人建议将位宽设置为四个FIFO中数据位宽最大的那个变量的位宽,这样可以保证数据的不丢失,对应其它三个较小的数据根据误差要求进行位分配;
示意代码如下:
FIFO1: wire [n:0] a1; //FIFO1中对应的数据位宽为n+1;
FIFO2: wire [n-1:0] a2;
FIFO3: wire [n+2:0] a3;
FIFO4: wire [n+1:0] a4;
最终选取 a3 对应的数据位宽 即位宽为 n+3。

Csdn user default icon
上传中...
上传图片
插入图片
抄袭、复制答案,以达到刷声望分或其他目的的行为,在CSDN问答是严格禁止的,一经发现立刻封号。是时候展现真正的技术了!
其他相关推荐
verilog多次例化的module是并行执行的吗

FPGA新手提问,verilog程序中多次例化同一个module,在顶层module中多次例化的module是并行执行还是串行执行的? ```ad7606 u1_ad7606 ( //Input ports .sysclk (sysclk), .ad_DB (ad_DB_1), .busy (ad_busy_1), .RST_B (reset_b), //Output ports .cva_cvb (ad_cva_cvb_1), .rd (ad_rd_1), .cs (ad_cs_1), .rst (ad_rst_1), .ad_DATA (ad_DATA_1) ); ad7606 u2_ad7606 ( //Input ports .sysclk (sysclk), .ad_DB (ad_DB_2), .busy (ad_busy_2), .RST_B (reset_b), //Output ports .cva_cvb (ad_cva_cvb_2), .rd (ad_rd_2), .cs (ad_cs_2), .rst (ad_rst_2), .ad_DATA (ad_DATA_2) ); ```

有关verilog中例化参数传递的问题,是否不能在例化中传递二维数组参数?

我在segment模块里定义了一个二维数组用来存放两个数码管的信息,然后例化调用的时候这样写: ``` segment u1(.clk_in(clk_in),.rst_n(rst_n),.seg_data[0](sw),.seg_data[1](mode_hz),.seg_led(seg_led)); ``` 想着分别用sw和mode_hz 做参数传递给模块里的 input[3:0] seg_data[1:0] 然后综合的时候报错如下: ``` Error (10170): Verilog HDL syntax error at exam3.v(33) near text: "["; expecting ")". ``` 看来是格式出了问题,那么正确的在例化中传递二维数组参数的格式该怎么写?我是找遍了网上没答案才来提问的……

【Verilog语句】用的quartus17.1,程序编译没有问题,但模块一直调用不出来,求大佬帮看

在网上看了一些关于调用模块的方法,大多是模块使用的语法,具体的使用都没有 就发个贴想求一个大佬讲解一些 ``` module LED(clk_50m,clk_1hz,reset,pause,led); input clk_50m,reset,pause; output clk_1hz; output reg [1:0] led; clk_50M U1(reset,pause,clk_50m,clk_1hz); always@(posedge clk_1hz or negedge reset or negedge pause) begin if(!reset) begin led <= 2'b11; end else if(!pause) begin led = led; end else if(led == 2'b00) begin led = 2'b11; end else led <= led - 1; end endmodule module clk_50M(reset,pause,clk_50m,clk_1hz); input clk_50m; input reset; input pause; output clk_1hz; reg clk_1hz; reg [24:0] cnt; always@(posedge clk_50m or negedge reset or negedge pause) begin if(!reset) begin cnt = 25'd0; end else if(!pause) begin cnt <= cnt; end else if(cnt > 25'd25000000) begin cnt = 25'd0; clk_1hz <= ~ clk_1hz; end else cnt <= cnt + 1'b1; end endmodule ``` 这个程序是用来写模4的减法器(刚刚开始学FPGA),然后主模块调用分频模块时,clk1hz始终没有输出。最初的想法是调用函数以后,以为会有clk1hz的输出,然后接着在always里面使用。我觉得可能是我对模块调用有一些误解,希望大佬解释!!!!

关于verilog 调用函数时多维位宽接口

我已经有一个函数,output为【15:0】的接口; 现在想对它多次调用,比如调用n次,输出接口依次为 a[1][15:0],a[2][15:0]......a[n][15:0] 请问这样是否可行? 或者有什么类似的解决方案? 最好给出示例代码。 谢谢~

verilog代码错误提示一个模块不能被重复声明

module signal_light(clk,rst,count,light1,light2); input clk,rst; input [5:0] count; output light1,light2; reg[2:0] light1,light2; reg[2:0]state; parameter Idle=3'b000, S1=3'b001, S2=3'b010, S3=3'b011, S4=3'b100; always@(posedge clk) begin if(!rst) begin state<=Idle; light1<=3'b100; light2<=3'b001; end else case(state) Idle: if(rst) begin state<=S1; light1<=3'b100; light2<=3'b001; end S1: if(count=='d25) begin state<=S2; light1<=3'b100; light2<=3'b010; end S2: if(count=='d30) begin state<=S3; light1<=3'b001; light2<=3'b100; end S3: if(count=='d55) begin state<=S4; light1<=3'b010; light2<=3'b100; end S4: if(count=='d60) begin state<=S1; light1<=3'b100; light2<=3'b001; end default:state<=Idle; endcase end endmodule module counter(clk,rst,count); output count; input clk,rst; reg[5:0] count; always@(posedge clk or negedge rst) begin if(!rst) count<='d0; else if(count<'d60) count<=count+1; else count<='d1; end endmodule module signal_light_top(count,clk,rst,light1,light2); input clk,rst; output[2:0] light1,light2; output[5:0]count; wire[5:0] count; counter u2(clk,rst,count); signal_light u1(clk,rst,count,light1,light2); endmodule 错误为Error (10228): Verilog HDL error at signal_light_top.v(3): module "signal_light" cannot be declared more than once

verilog顶层文件出现了问题

module Count (rst_n,clk,outh); input rst_n,clk; output [3:0] outh; reg [2:0] out2; reg [3:0] pout; always@(posedge clk or negedge rst_n) begin if (!rst_n) begin out2 <= 0; end else begin out2 <= out2+1; end end always@(posedge clk) begin case(out2) 4'b000:pout<=4'd0; 4'b001:pout<=4'd1; 4'b010:pout<=4'd2; 4'b011:pout<=4'd3; 4'b100:pout<=4'd4; 4'b101:pout<=4'd5; 4'b110:pout<=4'd6; 4'b111:pout<=4'd7; default:pout<=4'd0; endcase end assign outh=pout; endmodule 这个是计数器模块单独仿真没问题![图片说明](https://img-ask.csdn.net/upload/201605/13/1463139358_735750.png) 我把它放到顶层里 ![图片说明](https://img-ask.csdn.net/upload/201605/13/1463139643_748735.png) 输入输出没边 仿真就出现问题了![图片说明](https://img-ask.csdn.net/upload/201605/13/1463139392_629602.png) 求解释(DetecDdge模块单独仿真和放到顶层仿真都没问题)

用Verilog設計自适应阈值化产生图像二值化,用modelsim模拟波形结果非正确波形

一、 問題: 使用Verilog语法撰写,并用自适应阈值化(Adaptive Threshold Engine,ATE)产生图像二值化,由于初学1个月左右,有几点问题: 1. 模拟结果64个像素(pixel)在执行完成会合成一个区块(block) ,正常执行须执行完成24行与完成24区块, 2. 使用modelsim模拟的结果不如预期结果,clk与reset触发后,pix_data负缘输入,bin与threshold正缘输出。 (1) 但是pix_data预期要1,2,...,64为block 1 input; 实际错误结果是24,2d236,...未依照结果输出。 (2) bin输出延迟设定为1周期(latency=1),预期要1,2,...,64为block 1 input,实际错误结果未依照结果输出,波形没有从1开始。 (3) threshold跟pix_data、 bin有关,会由前面block 1 input输出为block 1 threshold,实际错误结果:00是block 1 threshold,77是是block 2 threshold,由于pix_data、 bin一开始错误,未依照结果输出。 二、代碼ate.v ``` module ate(clk,reset,pix_data,bin,threshold); input clk; input reset; input [7:0] pix_data; output bin; output [7:0] threshold; reg [7:0] threshold; reg bin; reg [7:0] data [63:0]; reg [5:0]counter; //reg [6:0] count; reg [7:0]min0; reg [7:0]max0; //min, max is 16進位 reg [4:0]block; //reg [4:0] block_count; block is 24; integer i; always@(posedge clk or posedge reset) begin if(reset) begin block <= 5'd0; end else begin if((counter == 6'd63)&&(block == 5'd5)) begin block <= 5'd0; end else if(counter == 6'd63) begin block <= block + 5'd1; end end end always@(posedge clk or posedge reset) begin if(reset) begin counter <= 6'd0; end else begin counter <= counter + 6'd1; end end always@(posedge clk or posedge reset) begin if(reset) begin for(i = 0; i < 64; i = i + 1) begin data[i] <= 8'd0; end end else begin data[counter] <= pix_data; end end always@(posedge clk or posedge reset) begin if(reset) begin max0 <= 8'd0; end else begin if(counter == 6'd0) begin max0 <= pix_data; end else if(max0 < pix_data) begin max0 <= pix_data; end end end always@(posedge clk or posedge reset) begin if(reset) begin min0 <= 8'hff; end else begin if(counter == 6'd0) begin min0 <= pix_data; end else if(min0 > pix_data) //(min0 > pix_data) begin min0 <= pix_data; end end end //output wire dout; wire [7:0]avg; wire [7:0]thout; wire [8:0]sum; assign sum = {1'b0, min0} + {1'b0, max0}; assign avg = (sum[0]) ? (sum + 9'd01) >> 1 : sum >> 1; assign dout = (((block == 5'd1)||(block == 5'd0))) ? 1'b0 : ((counter == 6'd0)&&(data[0] >= avg)) ? 1'b1 : ((counter != 6'd0)&&(data[counter] >= threshold)) ? 1'b1 : 1'b0; assign thout = (((block == 5'd1)||(block == 5'd0))) ? 8'd0 : avg; always@(posedge clk or posedge reset) begin if(reset) begin bin <= 1'b0; end else begin bin <= dout; end end always@(posedge clk or posedge reset) begin if(reset) begin threshold <= 8'd0; end else begin if(counter == 6'd0) begin threshold <= thout; end end end endmodule ``` 三、錯報訊息: 有确认过testbench确定无问题,但是在修正程式仍无法改上此情形,因此我想询问有何么方式可以改善此情况,谢谢。 产生结果为下图: ![图片说明](https://img-ask.csdn.net/upload/201901/01/1546341857_144738.png) 四、方法 设计方法: 因设计ATE接受的输入影像大小为48x32(共分为6x4区块),一个区块固定为8x8个点。影像输入顺序是以区为单位依序输入。执行Threshold处理时,是以一个区块作为单位,而最左边及最右边兩行不需处理,一律输出0 (bin及threshold皆是),如: 0,6,12,18区块及5, 11,17,23区块皆不需处理。下图为输入影像区块编号顺序。 ![图片说明](https://img-ask.csdn.net/upload/201901/01/1546341878_352139.png) Adaptive Threshold目的是将一灰阶影像的前景及背景区分出來,对于该影像区块的每一个点,若大于或等于该区块门槛值(threshold)则输出1,反之则输出0。而Adaptive threshold表示此threshold是经由计算所得。 ATE电路的threshold计算方法采用单一8x8区块中之最大數值及最小數值的平均值,即threshold = (Max + Min) / 2,若threshold有小數,则采无条件进位。 对于每一点输出,其计算公式如下: bin=1 if pix_data >= threshold bin=0 if pix_data < threshold 设计该区块(8*8)之最大值为192,最小值为48,则threshold=(192+48)/2=120。后续区块内的pix_data >= threshold,bin输出为1;pix_data < threshold,bin输出为0。 ![图片说明](https://img-ask.csdn.net/upload/201901/01/1546341898_983395.png) 实际预期波形结果:(输入与输出波形顺序) ![图片说明](https://img-ask.csdn.net/upload/201901/01/1546341914_278764.png)

关于verilog中{}大括号[]中括号的用法问题

请问各路大神 if(y[2][DATA_WIDTH-1]) x[3] <= x[2] - {{2{y[2][DATA_WIDTH-1]}},y[2][DATA_WIDTH-1:2]}; 到底是什么意思。。根本看不懂

verilog语言关于memory的问题

写了一个关于buffer来输入输出的代码。 完善的功能是先给buffer里面输入6个4-bit的数值,然后在一次串行输出这6个4-bit的值。 定义reg[3:0] buffer[0:5]以后,输入为int,输出为out。 如果向往里面输入是 buffer[0][3:0]<=int; buffer[1][3:0]<=int; ... ... ... 输出为out<=buffer[4][3:0] 是这样写吗?才接触verilog,求大神解答,靴靴!

Verilog语言中include如何使用?

我有一些macro.vh以及参数文件parameter.h,作为全局参数在工程文件中,但是我写' include “parameter.h”会出错,出错信息:synth 8-29841.how to deal with?thanks!

verilog if语句循环次数问题

下面是我设计的模块的一部分,仿真的时候发现if语句循环出现问题,比如data从0跳变为1,times的值会一直加到3,src也变成了0000000100010001。求教这里敏感性列表里data只变化了一次为什么if语句的循环条件会判断这么多次? always @ (data or RESET or finish) begin if(RESET==0) //检测到reset信号 begin SRCH=0;SRCL=0;DSTH=0;DSTL=0;ALU_OP=0;finish=0;times=0;src=0;dst=0;num=0; end if(data==15 && num==1) begin finish=1; times=0; num=0; end if(finish==1) begin finish=0;src=0;dst=0;ALU_OP=0; end //输入数字时向src和dst存入 if(data<10 && times<3) begin if(num==0) begin src[11:8]=src[7:4]; src[7:4]=src[3:0]; src[3:0]=data[3:0]; end else begin dst[11:8]=dst[7:4]; dst[7:4]=dst[3:0]; dst[3:0]=data[3:0]; end times=times+1; end //输入符号 if(data==10 && num==0) begin ALU_OP=1; times=0; num=1; end if(data==11 && num==0) begin ALU_OP=2; times=0; num=1; end if(data==12 && num==0) begin ALU_OP=3; times=0; num=1; end if(data==13 && num==0) begin ALU_OP=4; times=0; num=1; end if(data==14 && num==0) begin ALU_OP=5; times=0; num=1; end SRCH=src[15:8]; SRCL=src[7:0]; DSTH=dst[15:8]; DSTL=dst[7:0]; end

请教一个verilog调用fifo核的问题

调用了个FIFO的IP核,综合部过去,报错是illegal redeclaration of module XXX。 我的理解是变量声明重复,但是没有找到重复变量。 删掉了IP核,调用IP核生成时的文件.V核.NGC,综合通过。 想问下版上大神这是什么情况

modelsim仿真Verilog,调用monitor,没有显示是什么问题?

1.写一个Verilog八位2选一,使用modelsim平台,调用monitor查看仿真结果 但是什么都不显示,编译也没有问题 2.选择器文件如下: module mux (out, sel, b, a); parameter size = 8; output [size-1:0] out; input [size-1:0] b, a; input sel; assign out = (!sel) ? a : (sel) ? b : {size{1'bx}} ; endmodule 3.测试文件如下: reg [`width:1] b,a; wire [`width:1] out; reg sel; // Instantiate the mux. Named mapping allows the designer to have freedom // with the order of port declarations. #8 overrides the parameter (NOT // A DELAY), and gives the designer flexibility naming the parameter. mux #(`width) m1 (.out(out), .sel(sel), .b(b), .a(a)); initial begin // Display results to the screen, and store them in an SHM database $monitor($time,,"sel=%b a=%b b=%b out=%b", sel, a, b, out); $dumpvars(2,mux_test); // Provide stimulus for the design sel=0; b={`width{1'b0}}; a={`width{1'b1}}; #5 sel=0; b={`width{1'b1}}; a={`width{1'b0}}; #5 sel=1; b={`width{1'b0}}; a={`width{1'b1}}; #5 sel=1; b={`width{1'b1}}; a={`width{1'b0}}; #5 $finish; end endmodule 感谢知道的告诉一下,xie'x

verilog 里描述门电路的问题

![图片说明](https://img-ask.csdn.net/upload/201811/14/1542158962_262233.png) 这两个verilog代码在综合时,第二个综合出来的是寄存器,还能用来描述与非门吗?

Verilog初学者的有关always的一些问题,希望大佬们麻烦解决一下,谢谢

在Verilog HDL中的always@(敏感事件列表)里,如果想要将电平敏感信号和边沿敏感信号放到一起应该如何处理?比如说我现在假想是always @(negedge rst or posedge clk or waiter)这样判断,waiter是在1时触发,但是这样写肯定是不能成功编译的,那么要想实现这样的功能应该如何改写呢?

如何用Verilog语言编写基础硬件代码?

问题: 用verilog仿真设计一个多色led灯控制电路 要求: 每按下一次开关 ,颜色变一次,依次红 蓝 黄灯亮 以及熄灭

verilog数码管静态显示计数器

最近刚上手数字电路实验,很多地方都不懂,实验课要求做出数码管静态显示计数器。自己写了一段代码也没报错,但是上basys3板子就行不通。 总体思路如下: 1: 计数模块 ``` module cnt( input clk1, output reg[3:0] cnt ); reg [27:0] times; initial times = 28'b0; always@(posedge clk1) begin if(times == 5000000) begin times = 28'b0; cnt = cnt + 4'b1; end else times = times + 28'b1; end endmodule ``` #####2: 数码管显示模块 ``` module seg( input clk2, input [3:0] cnt, output[6:0] seg ); reg [6:0] r_seg; assign seg = r_seg; always @(*) begin case(cnt) 4'b0000: r_seg = 7'b1111110; 4'b0001: r_seg = 7'b0000110; 4'b0010: r_seg = 7'b1101101; 4'b0011: r_seg = 7'b1111001; 4'b0100: r_seg = 7'b0110011; 4'b0101: r_seg = 7'b1011011; 4'b0110: r_seg = 7'b1011111; 4'b0111: r_seg = 7'b1110000; 4'b1000: r_seg = 7'b1111111; 4'b1001: r_seg = 7'b1111011; 4'b1010: r_seg = 7'b1110111; 4'b1011: r_seg = 7'b0011111; 4'b1100: r_seg = 7'b1001110; 4'b1101: r_seg = 7'b0111101; 4'b1110: r_seg = 7'b1001111; 4'b1111: r_seg = 7'b1000111; default: r_seg = 7'b1111111; endcase end endmodule ``` 3:主调用模块 ``` module top( input clk_in1, output [6:0] seg_display ); wire r_cnt; wire clk1_cnt; wire clk2_seg; clk_wiz_0 instance_name ( // Clock out ports .clk_out1(clk1_cnt), // output clk_out1 .clk_out2(clk2_seg), // output clk_out2 .clk_in1(clk_in1) ); // input clk_in1 cnt instance_cnt( .cnt(r_cnt), .clk1(clk1_cnt) ); seg instance_seg( .seg(seg_display), .cnt(r_cnt), .clk2(clk2_seg) ); endmodule ``` 现在主要由以下问题: 1. 我上板之后发现有跳动,但一直都是 E(且七个段颜色不一) 2. 如果要加使能信号,是4个数码管中只有一个 在跳动,那我应该把它放在主文件中当作输入吗?还是在seg这个module中呢? 如果能被解答就太感谢了 !因为被学校强制要求上这个课我也很无奈,自己啥也不会 ,还在学习中。。 PS 标签实在是在不到verilog,好尴尬。。。随便贴了一个,见谅。。

求助大神c程序的verilog写法

将下列c程序改为verilog程序 #include <stdio.h> #include <stdlib.h> int f0(int, int, int); int f1(int, int, int); int f2(int, int, int); int f3(int, int, int); int main(int argc, char ** argv) { unsigned int s[5]={0X12345678,0X23456789,0X3456789A,0X456789AB,0X56789ABC}; unsigned int h[4]={0X11223344,0X22334455,0X33445566,0X44556677}; unsigned int M[48]; unsigned int z,i; unsigned int a, b, c, d, e; unsigned int U; FILE *source, *result; /* for(z=0;z<8;z++) { printf("%d\n", z); scanf("%x",&M[z]); } */ if(argc != 3){ printf("Usage: rng source_file result_file.\n"); return 1; } if((source = fopen(argv[1], "rb")) == NULL){ printf("Error! Can't open %s for read. \n", argv[1]); return 1; } if((result = fopen(argv[2], "wb")) == NULL){ printf("Error! Can't open %s for write. \n", argv[2]); return 1; } while(!feof(source)){ for(z=0;z<8;z++) { fscanf(source, "%x", &M[z]); printf("Data readed is %08X\n", M[z]); //fread(&M[z], sizeof(unsigned int), 1, source); } for(z=8;z<48;z++) { M[z]=((M[z-1]^M[z-2]^M[z-5]^M[z-8])<<1)|((M[z-1]^M[z-2]^M[z-5]^M[z-8])>>31); printf("M[%d] is %08X \n", z, M[z]); } a = h[0]; b = h[1]; c = h[2]; d = h[3]; for(z=0;z<48;z++) { e = (c<<3)|(c>>29); switch(z%4){ case 0: U = f0(a,b,e)+d+M[z]+s[z%5]; break; case 1: U = f1(a,b,e)+d+M[z]+s[z%5]; break; case 2: U = f2(a,b,e)+d+M[z]+s[z%5]; break; case 3: U = f3(a,b,e)+d+M[z]+s[z%5]; break; default: printf("Error!\n"); return 1; } d = c; c = b; b = (a<<23)|(a>>9); a = U; //if(z == 46){ printf("z=%d : ", z); printf("%08X", d); printf("%08X", c); printf("%08X", b); printf("%08X", a); printf("\n"); //} } h[0] = h[0]+a; h[1] = h[1]+b; h[2] = h[2]+c; h[3] = h[3]+d; for(z=0;z<4;z++) { printf("%08X", h[z]); } printf("\n"); printf("%08X", d); printf("%08X", c); printf("%08X", b); printf("%08X", a); printf("\n"); for(z=0;z<4;z++) { fprintf(result, "%08X\n", h[z]); } printf("\n"); //printf("s4 is %X\n", s[4]^s[0]); //printf("s4 is %X\n", ((s[4]<<1)|(s[4]>>31))); } //while fclose(source); fclose(result); return 0; } int f0(int a , int b, int c) { return a^b^c; } int f1(int a , int b, int c) { return (a&b)|(~a&c); } int f2(int a , int b, int c) { return a^(b|~c); } int f3(int a , int b, int c) { return (a&b)|(b&c)|(c&a); }

verilog写顶层文件时出现错以下错误,该如何解决呢?

错误如下: Error (10839): Verilog HDL error at TEST.v(26): using implicit port connections is a SystemVerilog feature 代码如下: module TEST ( phase_a, phase_b, dq, ); input phase_a; input phase_b; inout [15:0] dq; DECODER( .reset(reset), .enable(enable), .phase_a(phase_a), .phase_b(phase_b), .counter(counter) ); RAM( .dq(dq), .address(address), .n_e(n_e), .n_w(n_w), .output_enable ); endmodule

在中国程序员是青春饭吗?

今年,我也32了 ,为了不给大家误导,咨询了猎头、圈内好友,以及年过35岁的几位老程序员……舍了老脸去揭人家伤疤……希望能给大家以帮助,记得帮我点赞哦。 目录: 你以为的人生 一次又一次的伤害 猎头界的真相 如何应对互联网行业的「中年危机」 一、你以为的人生 刚入行时,拿着傲人的工资,想着好好干,以为我们的人生是这样的: 等真到了那一天,你会发现,你的人生很可能是这样的: ...

程序员请照顾好自己,周末病魔差点一套带走我。

程序员在一个周末的时间,得了重病,差点当场去世,还好及时挽救回来了。

和黑客斗争的 6 天!

互联网公司工作,很难避免不和黑客们打交道,我呆过的两家互联网公司,几乎每月每天每分钟都有黑客在公司网站上扫描。有的是寻找 Sql 注入的缺口,有的是寻找线上服务器可能存在的漏洞,大部分都...

点沙成金:英特尔芯片制造全过程揭密

“亚马逊丛林里的蝴蝶扇动几下翅膀就可能引起两周后美国德州的一次飓风……” 这句人人皆知的话最初用来描述非线性系统中微小参数的变化所引起的系统极大变化。 而在更长的时间尺度内,我们所生活的这个世界就是这样一个异常复杂的非线性系统…… 水泥、穹顶、透视——关于时间与技艺的蝴蝶效应 公元前3000年,古埃及人将尼罗河中挖出的泥浆与纳特龙盐湖中的矿物盐混合,再掺入煅烧石灰石制成的石灰,由此得来了人...

上班一个月,后悔当初着急入职的选择了

最近有个老铁,告诉我说,上班一个月,后悔当初着急入职现在公司了。他之前在美图做手机研发,今年美图那边今年也有一波组织优化调整,他是其中一个,在协商离职后,当时捉急找工作上班,因为有房贷供着,不能没有收入来源。所以匆忙选了一家公司,实际上是一个大型外包公司,主要派遣给其他手机厂商做外包项目。**当时承诺待遇还不错,所以就立马入职去上班了。但是后面入职后,发现薪酬待遇这块并不是HR所说那样,那个HR自...

女程序员,为什么比男程序员少???

昨天看到一档综艺节目,讨论了两个话题:(1)中国学生的数学成绩,平均下来看,会比国外好?为什么?(2)男生的数学成绩,平均下来看,会比女生好?为什么?同时,我又联想到了一个技术圈经常讨...

副业收入是我做程序媛的3倍,工作外的B面人生是怎样的?

提到“程序员”,多数人脑海里首先想到的大约是:为人木讷、薪水超高、工作枯燥…… 然而,当离开工作岗位,撕去层层标签,脱下“程序员”这身外套,有的人生动又有趣,马上展现出了完全不同的A/B面人生! 不论是简单的爱好,还是正经的副业,他们都干得同样出色。偶尔,还能和程序员的特质结合,产生奇妙的“化学反应”。 @Charlotte:平日素颜示人,周末美妆博主 大家都以为程序媛也个个不修边幅,但我们也许...

如果你是老板,你会不会踢了这样的员工?

有个好朋友ZS,是技术总监,昨天问我:“有一个老下属,跟了我很多年,做事勤勤恳恳,主动性也很好。但随着公司的发展,他的进步速度,跟不上团队的步伐了,有点...

我入职阿里后,才知道原来简历这么写

私下里,有不少读者问我:“二哥,如何才能写出一份专业的技术简历呢?我总感觉自己写的简历太烂了,所以投了无数份,都石沉大海了。”说实话,我自己好多年没有写过简历了,但我认识的一个同行,他在阿里,给我说了一些他当年写简历的方法论,我感觉太牛逼了,实在是忍不住,就分享了出来,希望能够帮助到你。 01、简历的本质 作为简历的撰写者,你必须要搞清楚一点,简历的本质是什么,它就是为了来销售你的价值主张的。往深...

外包程序员的幸福生活

今天给你们讲述一个外包程序员的幸福生活。男主是Z哥,不是在外包公司上班的那种,是一名自由职业者,接外包项目自己干。接下来讲的都是真人真事。 先给大家介绍一下男主,Z哥,老程序员,是我十多年前的老同事,技术大牛,当过CTO,也创过业。因为我俩都爱好喝酒、踢球,再加上住的距离不算远,所以一直也断断续续的联系着,我对Z哥的状况也有大概了解。 Z哥几年前创业失败,后来他开始干起了外包,利用自己的技术能...

C++11:一些微小的变化(新的数据类型、template表达式内的空格、nullptr、std::nullptr_t)

本文介绍一些C++的两个新特性,它们虽然微小,但对你的编程十分重要 一、Template表达式内的空格 C++11标准之前建议在“在两个template表达式的闭符之间放一个空格”的要求已经过时了 例如: vector&lt;list&lt;int&gt; &gt;; //C++11之前 vector&lt;list&lt;int&gt;&gt;; //C++11 二、nullptr ...

优雅的替换if-else语句

场景 日常开发,if-else语句写的不少吧??当逻辑分支非常多的时候,if-else套了一层又一层,虽然业务功能倒是实现了,但是看起来是真的很不优雅,尤其是对于我这种有强迫症的程序"猿",看到这么多if-else,脑袋瓜子就嗡嗡的,总想着解锁新姿势:干掉过多的if-else!!!本文将介绍三板斧手段: 优先判断条件,条件不满足的,逻辑及时中断返回; 采用策略模式+工厂模式; 结合注解,锦...

深入剖析Springboot启动原理的底层源码,再也不怕面试官问了!

大家现在应该都对Springboot很熟悉,但是你对他的启动原理了解吗?

离职半年了,老东家又发 offer,回不回?

有小伙伴问松哥这个问题,他在上海某公司,在离职了几个月后,前公司的领导联系到他,希望他能够返聘回去,他很纠结要不要回去? 俗话说好马不吃回头草,但是这个小伙伴既然感到纠结了,我觉得至少说明了两个问题:1.曾经的公司还不错;2.现在的日子也不是很如意。否则应该就不会纠结了。 老实说,松哥之前也有过类似的经历,今天就来和小伙伴们聊聊回头草到底吃不吃。 首先一个基本观点,就是离职了也没必要和老东家弄的苦...

为什么你不想学习?只想玩?人是如何一步一步废掉的

不知道是不是只有我这样子,还是你们也有过类似的经历。 上学的时候总有很多光辉历史,学年名列前茅,或者单科目大佬,但是虽然慢慢地长大了,你开始懈怠了,开始废掉了。。。 什么?你说不知道具体的情况是怎么样的? 我来告诉你: 你常常潜意识里或者心理觉得,自己真正的生活或者奋斗还没有开始。总是幻想着自己还拥有大把时间,还有无限的可能,自己还能逆风翻盘,只不是自己还没开始罢了,自己以后肯定会变得特别厉害...

为什么程序员做外包会被瞧不起?

二哥,有个事想询问下您的意见,您觉得应届生值得去外包吗?公司虽然挺大的,中xx,但待遇感觉挺低,马上要报到,挺纠结的。

当HR压你价,说你只值7K,你该怎么回答?

当HR压你价,说你只值7K时,你可以流畅地回答,记住,是流畅,不能犹豫。 礼貌地说:“7K是吗?了解了。嗯~其实我对贵司的面试官印象很好。只不过,现在我的手头上已经有一份11K的offer。来面试,主要也是自己对贵司挺有兴趣的,所以过来看看……”(未完) 这段话主要是陪HR互诈的同时,从公司兴趣,公司职员印象上,都给予对方正面的肯定,既能提升HR的好感度,又能让谈判气氛融洽,为后面的发挥留足空间。...

面试:第十六章:Java中级开发(16k)

HashMap底层实现原理,红黑树,B+树,B树的结构原理 Spring的AOP和IOC是什么?它们常见的使用场景有哪些?Spring事务,事务的属性,传播行为,数据库隔离级别 Spring和SpringMVC,MyBatis以及SpringBoot的注解分别有哪些?SpringMVC的工作原理,SpringBoot框架的优点,MyBatis框架的优点 SpringCould组件有哪些,他们...

面试阿里p7,被按在地上摩擦,鬼知道我经历了什么?

面试阿里p7被问到的问题(当时我只知道第一个):@Conditional是做什么的?@Conditional多个条件是什么逻辑关系?条件判断在什么时候执...

面试了一个 31 岁程序员,让我有所触动,30岁以上的程序员该何去何从?

最近面试了一个31岁8年经验的程序猿,让我有点感慨,大龄程序猿该何去何从。

【阿里P6面经】二本,curd两年,疯狂复习,拿下阿里offer

二本的读者,在老东家不断学习,最后逆袭

大三实习生,字节跳动面经分享,已拿Offer

说实话,自己的算法,我一个不会,太难了吧

程序员垃圾简历长什么样?

已经连续五年参加大厂校招、社招的技术面试工作,简历看的不下于万份 这篇文章会用实例告诉你,什么是差的程序员简历! 疫情快要结束了,各个公司也都开始春招了,作为即将红遍大江南北的新晋UP主,那当然要为小伙伴们做点事(手动狗头)。 就在公众号里公开征简历,义务帮大家看,并一一点评。《启舰:春招在即,义务帮大家看看简历吧》 一石激起千层浪,三天收到两百多封简历。 花光了两个星期的所有空闲时...

《经典算法案例》01-08:如何使用质数设计扫雷(Minesweeper)游戏

我们都玩过Windows操作系统中的经典游戏扫雷(Minesweeper),如果把质数当作一颗雷,那么,表格中红色的数字哪些是雷(质数)?您能找出多少个呢?文中用列表的方式罗列了10000以内的自然数、质数(素数),6的倍数等,方便大家观察质数的分布规律及特性,以便对算法求解有指导意义。另外,判断质数是初学算法,理解算法重要性的一个非常好的案例。

《Oracle Java SE编程自学与面试指南》最佳学习路线图(2020最新版)

正确选择比瞎努力更重要!

面试官:你连SSO都不懂,就别来面试了

大厂竟然要考我SSO,卧槽。

微软为一人收购一公司?破解索尼程序、写黑客小说,看他彪悍的程序人生!...

作者 | 伍杏玲出品 | CSDN(ID:CSDNnews)格子衬衫、常掉发、双肩包、修电脑、加班多……这些似乎成了大众给程序员的固定标签。近几年流行的“跨界风”开始刷新人们对程序员的...

终于,月薪过5万了!

来看几个问题想不想月薪超过5万?想不想进入公司架构组?想不想成为项目组的负责人?想不想成为spring的高手,超越99%的对手?那么本文内容是你必须要掌握的。本文主要详解bean的生命...

我说我懂多线程,面试官立马给我发了offer

不小心拿了几个offer,有点烦

自从喜欢上了B站这12个UP主,我越来越觉得自己是个废柴了!

不怕告诉你,我自从喜欢上了这12个UP主,哔哩哔哩成为了我手机上最耗电的软件,几乎每天都会看,可是吧,看的越多,我就越觉得自己是个废柴,唉,老天不公啊,不信你看看…… 间接性踌躇满志,持续性混吃等死,都是因为你们……但是,自己的学习力在慢慢变强,这是不容忽视的,推荐给你们! 都说B站是个宝,可是有人不会挖啊,没事,今天咱挖好的送你一箩筐,首先啊,我在B站上最喜欢看这个家伙的视频了,为啥 ,咱撇...

立即提问
相关内容推荐