mhc0814 2017-10-19 06:25 采纳率: 0%
浏览 4463

vivado综合时出现问题

综合的时候右上角的进度一直显示ready，新添加的几个ip核一直在排队等待，无法编译综合，请问可能时什么原因？

  • 写回答

1条回答

  • devmiao 2017-10-19 11:24
    关注

    http://xilinx.eetop.cn/viewthread-596580

    评论

报告相同问题？

  • vivado，综合后遇见错误 fpga开发
    2022-08-18 12:18
    回答 1 已采纳 这行代码中 clk 后面连着 2 个逗号，去掉一个就行LED_switch ledio(iow,clk,,res[2],RtData,IODataout,switch[7:0],switch[15:
  • Vivado时序约束问题 fpga开发
    2022-06-23 12:16
    回答 1 已采纳 你的约束生效了，没有问题。你最后贴的图中没有 clk_10M_clk_wiz_0 to clk_5M_clk_wiz_0 这一条就说明你的约束生效了。
  • vivado版本问题 fpga开发 windows
    2022-04-08 22:43
    回答 2 已采纳 建议提供一下你每一步执行以及返回结果的截图,还有报错信息 最后一张图直接翻译 当前的精化设置允许您使用精化的netlist执行I／o规划和约束相关的工作，但是这些设置减慢了netlist精化的速度
  • Vivado 综合属性实用命令
    2023-01-07 00:35
    在路上-正出发的博客 本文记录一些用于 Vivado 综合约束的实用命令，欢迎补充~ 本文会适当结合一些特定设计进行解释，并结合相关工程进行具体的综合实现分析，不只是理论知识还有实际操作。 演示使用的Vivado 版本：2018.3 FPGA芯片型号...
  • vivado的lic问题 fpga开发
    2022-04-15 20:13
    回答 1 已采纳 有的lic是和电脑的mac地址绑定的，别人能用你就不能用了。你可以自己申请一个，也可以在网上下载一个不绑定的
  • vivado2018.3仿真问题 其他
    2023-03-19 18:16
    回答 1 已采纳 该回答引用NewBing 您好，这是Bing。根据我的搜索结果①②③，可能的原因有以下几种： 您的仿真时间太短，没有覆盖到正弦波的周期。您的仿真步长太大，没有捕捉到正弦波的变化。您的仿真信号范围太小或
  • vivado由于launcher time out问题无法打开 fpga开发
    2023-02-13 14:04
    回答 2 已采纳 "Launcher time out" 错误通常意味着 Vivado 应用程序在启动过程中超时，无法正常加载。这可能是由于以下几个原因造成的：1、系统资源不足：如果系统内存或处理器不足，则可能无法启动
  • vivado综合时模块优化
    2022-02-19 16:41
    by_小秦同学的博客 vivado综合时模块被优化 问题现象 问题解决 查了很多综合被优化的帖子，我得出的结论是：大部分被优化的问题还是出在代码自身！ 可以看下这个博主写的，积累经验！ 【FPGA_003】vivado 综合后查看原理图，多个模块...
  • vivado 自定义axi4核寄存器问题 fpga开发
    2022-05-17 15:53
    回答 2 已采纳 要学会贴代码别贴图，要贴全。我们回答问题的时候能通过复制粘贴你的代码方便解答你的问题。你第2张小图上有个 for这个for 将 ram 例化了多次，相当于多个8位的并联，没猜错的话应该是for 4 次
  • VIVADO FFT中输入数据正负号问题 fpga开发
    2022-03-29 16:58
    回答 1 已采纳 这个 IP 我没用过，也没研究过看你的说明 [47：24]为虚部，[23:0]为实部用法：数据赋给[23：0]，而高位则直接赋了24位0感觉没问题，你送的数据有正数、负数是有符号数，这样做没问题。FF
  • 关于Vivado程序无法生成比特流问题 fpga开发
    2023-03-20 15:17
    回答 1 已采纳 该回答引用GPTᴼᴾᴱᴺᴬᴵ这个问题可能是由于布线过程中出现了时序限制冲突导致的，具体可以参考以下步骤进行排查： 确认设计约束文件（XDC文件）是否正确设置，包括时钟约束、时序约束等。可以尝试重新生成
  • vivado综合后仿失败
    2022-09-09 14:26
    时光-易逝的博客 首先确认下tb文件里面timescale是否设置正确，输入时钟需要在DUT的正常工作范围，其次如果没有time...综合后与行为仿真有时有一些区别，综合后的网表会多一些iobuf等。仿真时间是否足够长，可以适当增加仿真时间看看。
  • vivado2018在implementatian报错为黑匣子问题 fpga开发
    2022-10-16 18:32
    回答 1 已采纳 filter_333这个模块vivado没找到，所以不知道具体怎么做Place&Route。之前我遇到过这种情况是只定义了端口，没有具体实现，所以就被当做black box。把这个模块的网表加上就成功
  • 关于Windows vivado综合卡死的问题
    2022-06-02 00:07
    菠萝屋主人的博客 在综合一个比较简单的工程时发现，在做了些许改动之后（添加了ila），发现综合长时间卡死在第一步（running synth_design）
  • Vivado综合结果解读
    2021-07-30 14:09
    笨牛慢耕的博客 Vivado综合（注意，在本文中“综合”是指整个流程即SynthesisàImplementationàWrite bitstream，当用Synthesis这个词时则表示其中特定的Synthesis这个环节）结束后会出现以下一个汇总摘要就结...
  • vivado综合时间太久怎么办
    2023-04-26 12:03
    masherll的博客 总结：综合时间长首先需要排除代码是否有问题，然后通过重建工程看是否可以缩减综合时间，实在不行就看xdc是否有太多无用语句并删除（为什么放最后使用，因为你删除一些set false后，下次实现会话费很多时间，并需要...
  • Vivado 综合后工程
    2022-08-16 11:25
    时光-易逝的博客 Vivado 综合后工程
  • Vivado综合实现工程后部分模块被综合掉的问题
    2023-11-21 17:09
    万恶的窝窝逗的博客 在进行工程实现时，可能也有和我一样出现资源大幅降低的情况，如果你是在做资源优化阶段，可能你会突然激动，我居然降低了这么多资源，但是在查看到底降低了哪些资源的时候不开心了，自己的一个模块被优化掉了。...
  • Vivado综合操作中的重定时（Retiming）
    2020-07-13 18:22
    图1采用9个不同寄存器总线，图2使用了12个不同寄存器总线，产生这样结果的原因是当采用向后重定时设计时，当寄存器从输出移动到输入时，逻辑门的两个输入都必须增加一个寄存器。 有两种不同的重定时方法，向后重...
  • 没有解决我的问题, 去提问

悬赏问题

  • ¥15 Stata 面板数据模型选择
  • ¥20 idea运行测试代码报错问题
  • ¥15 网络监控：网络故障告警通知
  • ¥15 django项目运行报编码错误
  • ¥15 请问这个是什么意思？
  • ¥15 STM32驱动继电器
  • ¥15 Windows server update services
  • ¥15 关于#c语言#的问题：我现在在做一个墨水屏设计，2.9英寸的小屏怎么换4.2英寸大屏
  • ¥15 模糊pid与pid仿真结果几乎一样
  • ¥15 java的GUI的运用