verilog实现I2C接口电路。

verilog实现I2C接口电路,老师说协议越复杂硬件越简单,怎么理解呢?求教

3个回答

用协议的复杂换取硬件接口上的简单,由于只有两根线,一根还是时钟,另一根就要兼顾输入和输出
看看相对应的SPI,有4根线,比I2C多一倍,但输入输出分开,一根时钟,一根使能,另外两根分别是输入和输出,写起来就会简单很多

结果就是,我的SPI代码172行,花了一小时;I2C代码282行,花了一下午。可见区别

个人理解是因为功能都靠协议去实现了。。

hylrbfs
hylrbfs 但实现这个协议的话需要的硬件基础会不会越复杂呢
2 年多之前 回复

我理解的是:I2C接口只有两根线,能完成数据的时钟同步、读、写功能,这些功能都是由复杂的协议交互定义实现的,想要在两根线上完成这么多功能那么协议就一定会比较复杂。
如果接口线可以很多,有时钟线、读信号线、写信号线、数据开始传输线、数据线,那协议就可以很简单完成上述功能了。

Csdn user default icon
上传中...
上传图片
插入图片
抄袭、复制答案,以达到刷声望分或其他目的的行为,在CSDN问答是严格禁止的,一经发现立刻封号。是时候展现真正的技术了!
其他相关推荐
verilog 里描述门电路的问题

![图片说明](https://img-ask.csdn.net/upload/201811/14/1542158962_262233.png) 这两个verilog代码在综合时,第二个综合出来的是寄存器,还能用来描述与非门吗?

FPGA实现PID算法,用Verilog实现

鄙人白菜一枚,现在想用FPGA实现PID算法,有没有哪位做过类似的,真心求教,还望各位指点一二,感激不尽!

verilog语言实现十进制加减计数器

verilog语言实现十进制加减计数器,进行仿真,代码要有注释

verilog实现冒泡排序,大致的代码框架说明~~

使用verilog实现冒泡排序:输入使用ram1,排序结果输出到ram2. 接口说明 输入: 时钟 (wire[0:0]) 待排序内存数据 (wire[11:0]) 排序启动标志 (wire[0:0]) 输出: 待排序内存地址 (reg[10:0]) 排序内存写使能 (reg[0:0]) 排序内存地址 (reg[10:0]) 排序内存数据 (reg[11:0]) 排序完成标志 (reg[0:0]) 大概原理: 从ram1中读取数据,找到最小值与最小值个数,然后存储到ram2中,存储依次最小值 为一趟排序,知道ram2被排满。希望得到大体的代码框架流程~~ 谢谢~~~

关于verilog 调用函数时多维位宽接口

我已经有一个函数,output为【15:0】的接口; 现在想对它多次调用,比如调用n次,输出接口依次为 a[1][15:0],a[2][15:0]......a[n][15:0] 请问这样是否可行? 或者有什么类似的解决方案? 最好给出示例代码。 谢谢~

基于verilog 乒乓切换控制电路

在一些数据采集系统中,为了实现数据的实时性和连续性,需要将连续采集到的数据先暂存起来再进行处理,就需要2片相同容量的存储器,当存储器A处于写入状态时,存储器B处于读出状态。当存储器A写满后发出一个写满信号FULLA,此时存储器B也读空,发出一个读空信号EMPTYB。这时将两个存储器切换工作,存储器A处于读出状态,而存储器B处于写入状态,当存储器A读空而存储器B写满时,存储器A发出读空信号EMPTYA,存储器B发出写满信号FULLB,然后存储器A和B再次切换工作状态。假设存储器的容量为8K字节,8位数据总线。

Verilog+niosⅡ 如何实现数字电子钟功能?

**1.**使用QuartusⅡ13.1,芯片是Cydone Ⅲ EP3C16Q240C8。 **2.**要求:从23-59-59开始显示; 时间可以通过按键更改; 实现时间的暂停、启动、停止功能; 实现闹钟的设置; 蜂鸣器响5s; 响的过程可以通过按键停止蜂鸣。 **3.**niosⅡ部分要实现CPU和电子钟定时功能; 用verilog HDL实现数码管的显示驱动和按键操作。

verilog ask调制解调testbench

请高手帮忙写下ask调制解调的testbench。 //基于verilog HDL描述语言,对基带信号进行ASK振幅调制 module ASK_modulator(clk,start,x,y); input clk; //系统时钟 input start; //开始调制信号 input x; //基带信号 output y; //调制信号 reg [1:0] q; //分频计数器 reg f; //载波信号 always @(posedge clk) begin if(start == 0) q <= 0; else if(q <= 1) begin f <= 1; q <= q + 1; end else if(q == 3) begin f <= 0; q <= 0; end else begin f <= 0; q <= q + 1; end end assign y = x && f; //对基带信号进行调制 endmodule ----------------------------------------------------------------------------- //基于verilog HDL描述语言,对ASK调制信号进行解调 module ASK_demodulator(clk,start,x,y); input clk; //系统时钟 input start; //同步信号 input x; //调制信号 output y; //基带信号 reg y; reg xx; //寄存x信号 reg [3:0] q; //计数器 reg [2:0] m; //计xx的脉冲数 always @(posedge clk) begin xx <= x; //clk上升沿时,把x信号赋给中间信号xx if(!start) q <= 0; else if(q == 11) //if语句完成q的循环计数 q <= 0; else q <= q + 1; end always @(posedge clk) //此进程完成ASK解调 begin if(q == 11) //m计数器清零 m <= 0; else if(q == 10) begin if(m < 3) //if语句通过对m大小,来判决y输出的电平 y <= 0; else y <= 1; end else if(xx == 1) m <= m + 1; end endmodule

求助大神c程序的verilog写法

将下列c程序改为verilog程序 #include <stdio.h> #include <stdlib.h> int f0(int, int, int); int f1(int, int, int); int f2(int, int, int); int f3(int, int, int); int main(int argc, char ** argv) { unsigned int s[5]={0X12345678,0X23456789,0X3456789A,0X456789AB,0X56789ABC}; unsigned int h[4]={0X11223344,0X22334455,0X33445566,0X44556677}; unsigned int M[48]; unsigned int z,i; unsigned int a, b, c, d, e; unsigned int U; FILE *source, *result; /* for(z=0;z<8;z++) { printf("%d\n", z); scanf("%x",&M[z]); } */ if(argc != 3){ printf("Usage: rng source_file result_file.\n"); return 1; } if((source = fopen(argv[1], "rb")) == NULL){ printf("Error! Can't open %s for read. \n", argv[1]); return 1; } if((result = fopen(argv[2], "wb")) == NULL){ printf("Error! Can't open %s for write. \n", argv[2]); return 1; } while(!feof(source)){ for(z=0;z<8;z++) { fscanf(source, "%x", &M[z]); printf("Data readed is %08X\n", M[z]); //fread(&M[z], sizeof(unsigned int), 1, source); } for(z=8;z<48;z++) { M[z]=((M[z-1]^M[z-2]^M[z-5]^M[z-8])<<1)|((M[z-1]^M[z-2]^M[z-5]^M[z-8])>>31); printf("M[%d] is %08X \n", z, M[z]); } a = h[0]; b = h[1]; c = h[2]; d = h[3]; for(z=0;z<48;z++) { e = (c<<3)|(c>>29); switch(z%4){ case 0: U = f0(a,b,e)+d+M[z]+s[z%5]; break; case 1: U = f1(a,b,e)+d+M[z]+s[z%5]; break; case 2: U = f2(a,b,e)+d+M[z]+s[z%5]; break; case 3: U = f3(a,b,e)+d+M[z]+s[z%5]; break; default: printf("Error!\n"); return 1; } d = c; c = b; b = (a<<23)|(a>>9); a = U; //if(z == 46){ printf("z=%d : ", z); printf("%08X", d); printf("%08X", c); printf("%08X", b); printf("%08X", a); printf("\n"); //} } h[0] = h[0]+a; h[1] = h[1]+b; h[2] = h[2]+c; h[3] = h[3]+d; for(z=0;z<4;z++) { printf("%08X", h[z]); } printf("\n"); printf("%08X", d); printf("%08X", c); printf("%08X", b); printf("%08X", a); printf("\n"); for(z=0;z<4;z++) { fprintf(result, "%08X\n", h[z]); } printf("\n"); //printf("s4 is %X\n", s[4]^s[0]); //printf("s4 is %X\n", ((s[4]<<1)|(s[4]>>31))); } //while fclose(source); fclose(result); return 0; } int f0(int a , int b, int c) { return a^b^c; } int f1(int a , int b, int c) { return (a&b)|(~a&c); } int f2(int a , int b, int c) { return a^(b|~c); } int f3(int a , int b, int c) { return (a&b)|(b&c)|(c&a); }

急:基于FPGA的一位十进制计算器的verilog代码修改

下面是我下载的代码,采用FPGA的4*4键盘输入 。 我的板子是24M时钟,所以输入clk应该是24M吗?但是我仿真的时候col输出没有达到扫描的效果,不知道为什么?而且我想共阳极用四位数码管动态显示或者两位静态数码管显示,应该怎么改呢?大一生刚接触verilog,不是太懂,而且急用,望指教!谢谢! module jisuanqi(clk, reset,row, col, seg_com, seg_data); input clk; input reset; input [3:0] row; output [3:0] col; output [7:0] seg_data; output [7:0] seg_com; reg [7:0]outdata; reg [7:0]datain[7:0]; reg [7:0]seg_com; reg [7:0]seg_data; reg [7:0]bcd_led; reg [31:0] count1; reg CLK_DIV; reg [31:0]DCLK_DIV; reg [7:0]key_temp; reg [3:0] col; reg [3:0] data; //按键值编码 reg [5:0] count;//delay_20ms reg [2:0] state; // reg key_flag; // reg clk_500khz; //500KH reg [3:0] col_reg; // reg [3:0] row_reg; // reg [7:0] buff,temp,mid; reg [3:0] num1,num2; reg [3:0] res; reg [3:0] op,buff_reg; reg [3:0] btemp; reg flag_neg,eoc; parameter add=4'b1010,sub=4'b1011,mult=4'b1100,div=4'b1101; integer i; always @(posedge clk or negedge reset) if(!reset) begin clk_500khz<=0; count<=0; end else begin if(count>=50) begin clk_500khz<=~clk_500khz;count<=0;end else count<=count+1; end always @(posedge clk_500khz or negedge reset) if(!reset) begin col<=4'b0000;state<=0;end else begin case (state) 0: begin col[3:0]<=4'b0000; key_flag<=1'b0; if(row[3:0]!=4'b1111) begin state<=1;col[3:0]<=4'b1110;end // else state<=0; end 1: begin if(row[3:0]!=4'b1111) begin state<=5;end else begin state<=2;col[3:0]<=4'b1101;end end 2: begin if(row[3:0]!=4'b1111) begin state<=5;end // else begin state<=3;col[3:0]<=4'b1011;end // end 3: begin if(row[3:0]!=4'b1111) begin state<=5;end // else begin state<=4;col[3:0]<=4'b0111;end // end 4: begin if(row[3:0]!=4'b1111) begin state<=5;end // else state<=0; end 5: begin if(row[3:0]!=4'b1111) begin col_reg<=col; // row_reg<=row; // state<=5; key_flag<=1'b1; // end else begin state<=0;end end endcase end always @(clk_500khz or col_reg or row_reg) begin if(key_flag == 1'b1) begin case ({row_reg,col_reg}) 8'b1110_1110:data<=4'b0000;//0 8'b1110_1101:data<=4'b0001;//1 8'b1110_1011:data<=4'b0010;//2 8'b1110_0111:data<=4'b0011;//3 8'b1101_1110:data<=4'b0100;//4 8'b1101_1101:data<=4'b0101;//5 8'b1101_1011:data<=4'b0110;//6 8'b1101_0111:data<=4'b0111;//7 8'b1011_1110:data<=4'b1000;//8 8'b1011_1101:data<=4'b1001;//9 8'b1011_1011:data<=4'b1010;//10 '+' 8'b1011_0111:data<=4'b1011;//11 '-' 8'b0111_1110:data<=4'b1100;//12 '*' 8'b0111_1101:data<=4'b1101;//13 '/' 8'b0111_1011:data<=4'b1110;//14 '=' 8'b0111_0111:data<=4'b1111;//15fuwei endcase end end //caculator part always@(posedge clk) begin if(data == 4'b1111) begin buff=0;op=0;eoc=0;num1=0;num2=0;temp=0;mid=0;end else begin if(data!=4'b1110) begin if((data>=4'b0000)&&(data<=4'b1001)) begin buff={4'b0000,data};end else if((data>=4'b1010)&&(data<=4'b1110)) begin op=data;num1=buff[3:0];end end else begin if(eoc==0) begin num2=buff[3:0]; case(op) add: begin buff=num1+num2; /*if(buff>8'b00001001) begin mid=buff; temp=8'b00000000; for(i=1;i<=7;i=i+1) begin {temp,mid}={temp[6:0],mid,1'b0}; if(temp[3:0]>4'b0100) begin temp[3:0]=temp[3:0]+4'b0011;end if(temp[7:4]>4'b0100) begin temp[7:4]=temp[7:4]+4'b0011;end {buff_reg,res}={temp[6:0],buff[0]}; end buff={buff_reg,res}; end*/ eoc=1; end //add end sub: begin /*if(num1>num2) begin buff_reg=num1+((~num2)+4'b0001); buff={4'b0000,buff_reg}; flag_neg=1'b0; end else begin buff_reg=num2+((~num1)+4'b0001); buff={4'b0000,buff_reg}; flag_neg=1'b1; end if(flag_neg==1) buff[7:4]=4'b1111;*/ buff=num1-num2; flag_neg=1'b0; if(buff>200) begin buff=256-buff; //buff[7:4]=4'b1111; flag_neg=1'b1; end eoc=1; end mult: begin buff=num1*num2; eoc=1; end div: begin if(num2==4'b0000) buff=0; else begin buff_reg=num1; res=0; for(i=0;i<9;i=i+1) begin if(buff_reg>=num2) begin res=res+1; buff_reg=buff_reg-num2; end else buff={buff_reg,res}; end eoc=1; end end endcase end end end end parameter CLK_FREQ = 'D50_000_000;//50MHZ parameter DCLK_FREQ = 'D10;//AD_CLK 10/2HZ always @(posedge clk) if(DCLK_DIV < (CLK_FREQ / DCLK_FREQ)) // CLK_FREQ/DCLK_FREQ=5_000_000 DCLK_DIV <= DCLK_DIV+1'b1; // 10Hz else begin DCLK_DIV <= 0; CLK_DIV <= ~CLK_DIV; //5Hz end //display part always @(negedge reset or negedge CLK_DIV ) begin key_temp <= buff; if(!reset) begin datain[0]<=8'b00000000; datain[1]<=8'b00000000; datain[2]<=8'b00000000; datain[3]<=8'b00000000; datain[4]<=8'b00000000; datain[5]<=8'b00000000; datain[6]<=8'b00000000; datain[7]<=8'b00000000; end else begin datain[0]<=key_temp%10; datain[1]<=key_temp/10%10; datain[2]<=key_temp/100%10; datain[3]<=key_temp/1000%10; end end always @(posedge clk) begin count1=count1+1; //32bit end always @(count1[14:12]) //scan LED *8, 50M/2^12=12k begin case(count1[14:12]) 3'b000: begin bcd_led = datain[0]; seg_com = 8'b00000001; end 3'b001: begin bcd_led=datain[1]; seg_com=8'b00000010; end 3'b010: begin bcd_led=datain[2]; seg_com=8'b00000100; end 3'b011: begin bcd_led=datain[3]; seg_com=8'b00001000; end 3'b100: begin bcd_led=datain[4]; seg_com=8'b00010000; end 3'b101: begin bcd_led=datain[5]; seg_com=8'b00100000; end 3'b110: begin bcd_led=datain[6]; seg_com=8'b01000000; end 3'b111: begin bcd_led=datain[7]; seg_com=8'b10000000; end endcase end always @(seg_com or bcd_led) //write code to LED begin case(bcd_led[3:0]) //display 0,1,2,.....9 4'h0:seg_data=8'hc0; //hgfedcba = 1100_0000 4'h1:seg_data=8'hf9; //hgfedcba = 1111_1001 4'h2:seg_data=8'ha4; 4'h3:seg_data=8'hb0; 4'h4:seg_data=8'h99; 4'h5:seg_data=8'h92; 4'h6:seg_data=8'h82; 4'h7:seg_data=8'hf8; 4'h8:seg_data=8'h80; 4'h9:seg_data=8'h90; 4'ha:seg_data=8'h88; 4'hb:seg_data=8'h83; 4'hc:seg_data=8'hc6; 4'hd:seg_data=8'ha1; 4'he:seg_data=8'h86; 4'hf:seg_data=8'h8e; endcase end endmodule

verilog写一个32位并转串的模块请帮我看看哪里错了

module BZHUANCHUAN(CLK_RCK,CLK_SCK,BING_IN,CHUAN_OUT); input CLK_RCK,CLK_SCK; input [0:31]BING_IN; output CHUAN_OUT; reg [0:31]store; always@(posedge CLK_RCK) begin store<=BING_IN; for(i=0;i<32;i++) @(posedge CLK_SCK) CHUAN_OUT<=store(i); end; end module 第一个错误就是for(i=0;i<32;i++)这句它说 Error (10170): Verilog HDL syntax error at BZHUANCHUAN.v(11) near text "+"; expecting "="

求一个fpga课程设计电路图 约束 和逻辑综合 脉冲宽度测量电路 verilog语言的

![图片说明](https://img-ask.csdn.net/upload/201812/07/1544182996_52972.jpg)

verilog用状态机实现循环彩灯控制器(含清零功能)

用状态机实现循环彩灯控制器(含清零功能)000→001→010→100→010→001→000→111→000→111→(循环)

如何用Verilog语言编写基础硬件代码?

问题: 设计有一个50MHZ脉冲信号源 verilog设计一个分频电路 要求输出信号频率为10HZ 占空比10%

verilog数码管静态显示计数器

最近刚上手数字电路实验,很多地方都不懂,实验课要求做出数码管静态显示计数器。自己写了一段代码也没报错,但是上basys3板子就行不通。 总体思路如下: 1: 计数模块 ``` module cnt( input clk1, output reg[3:0] cnt ); reg [27:0] times; initial times = 28'b0; always@(posedge clk1) begin if(times == 5000000) begin times = 28'b0; cnt = cnt + 4'b1; end else times = times + 28'b1; end endmodule ``` #####2: 数码管显示模块 ``` module seg( input clk2, input [3:0] cnt, output[6:0] seg ); reg [6:0] r_seg; assign seg = r_seg; always @(*) begin case(cnt) 4'b0000: r_seg = 7'b1111110; 4'b0001: r_seg = 7'b0000110; 4'b0010: r_seg = 7'b1101101; 4'b0011: r_seg = 7'b1111001; 4'b0100: r_seg = 7'b0110011; 4'b0101: r_seg = 7'b1011011; 4'b0110: r_seg = 7'b1011111; 4'b0111: r_seg = 7'b1110000; 4'b1000: r_seg = 7'b1111111; 4'b1001: r_seg = 7'b1111011; 4'b1010: r_seg = 7'b1110111; 4'b1011: r_seg = 7'b0011111; 4'b1100: r_seg = 7'b1001110; 4'b1101: r_seg = 7'b0111101; 4'b1110: r_seg = 7'b1001111; 4'b1111: r_seg = 7'b1000111; default: r_seg = 7'b1111111; endcase end endmodule ``` 3:主调用模块 ``` module top( input clk_in1, output [6:0] seg_display ); wire r_cnt; wire clk1_cnt; wire clk2_seg; clk_wiz_0 instance_name ( // Clock out ports .clk_out1(clk1_cnt), // output clk_out1 .clk_out2(clk2_seg), // output clk_out2 .clk_in1(clk_in1) ); // input clk_in1 cnt instance_cnt( .cnt(r_cnt), .clk1(clk1_cnt) ); seg instance_seg( .seg(seg_display), .cnt(r_cnt), .clk2(clk2_seg) ); endmodule ``` 现在主要由以下问题: 1. 我上板之后发现有跳动,但一直都是 E(且七个段颜色不一) 2. 如果要加使能信号,是4个数码管中只有一个 在跳动,那我应该把它放在主文件中当作输入吗?还是在seg这个module中呢? 如果能被解答就太感谢了 !因为被学校强制要求上这个课我也很无奈,自己啥也不会 ,还在学习中。。 PS 标签实在是在不到verilog,好尴尬。。。随便贴了一个,见谅。。

求DDS产生方波verilog代码

一些资料都是任意波形产生需要用到ROM及滤波,我想要一个不用ROM和滤波模块的只产生方波的采用DDS产生方波的verilog代码

Verilog改错 testbench

testbench有几个问题比较雷同 但不知道为什么 都显示最后括号里的内容错了 ``` `timescale 1ns/1ps module count_test; reg clk; wire a,b,c,d,e,f,g; wire[1:0] outa; wire qout; wire LAMP; reg reset,load,cin,data,ud; count count (clk,a,b,c,d,e,f,g,qout,reset,load,cin,data,ud); initial begin clk=1'b0; reset=1'b1; cin=1'b0; data=1'b0; ud=1'b1; load=1'b1; #10 reset=1'b0; load=1'b0; always #10 clk=~clk; count( .clk(clk), .load(load), .reset(reset), .data(data), .cin(cin), .ud(ud), ); end endmodule ``` ** Error: C:/modeltech_10.1a/examples/test.v(21): near "always": syntax error, unexpected always ** Error: C:/modeltech_10.1a/examples/test.v(25): Named argument not allowed in verilog. ** Error: C:/modeltech_10.1a/examples/test.v(26): Named argument not allowed in verilog. ** Error: C:/modeltech_10.1a/examples/test.v(27): Named argument not allowed in verilog. ** Error: C:/modeltech_10.1a/examples/test.v(28): Named argument not allowed in verilog. ** Error: C:/modeltech_10.1a/examples/test.v(29): Named argument not allowed in verilog. ** Error: C:/modeltech_10.1a/examples/test.v(30): Named argument not allowed in verilog. ** Error: C:/modeltech_10.1a/examples/test.v(31): Empty argument not allowed in verilog.

用FPGA模拟i2c读写24c64,读出来的数据为什么总是ffff?是时序有问题吗?

(https://img-ask.csdn.net/upload/201712/11/1512962256_129467.png)图片说明](https://img-ask.csdn.net/upload/201712/11/1512962246_343822.png)

帮忙修改一下这个Verilog程序,关于两个源驱动同一个输出

要实现oe发生跳变时,这个输出置0,当定时时间到来时这个输出置1; 一下这个程序,帮忙修改下: module Timer ( input rst, input oe, input clk, output TI_flag ); parameter Ttime=100 ;//定时时间 wire flag; //定时器溢出标志位 reg [31:0] count; assign (supply1 ,weak0)flag= (oe | ~oe) ? 0:1; assign TI_flag=flag; always @(posedge clk or negedge rst ) begin if(!rst) begin count<=0; flag<=0; #3 flag<=1; //这里线网不能进行赋值 end else if(count<(Ttime-1)&!TI_flag) begin count<=count+1'b1; end else begin count<=32'b0; #3 flag<=0; flag<=1; //定时溢出,标志位置1,定时完成,灭掉LED end end endmodule

在中国程序员是青春饭吗?

今年,我也32了 ,为了不给大家误导,咨询了猎头、圈内好友,以及年过35岁的几位老程序员……舍了老脸去揭人家伤疤……希望能给大家以帮助,记得帮我点赞哦。 目录: 你以为的人生 一次又一次的伤害 猎头界的真相 如何应对互联网行业的「中年危机」 一、你以为的人生 刚入行时,拿着傲人的工资,想着好好干,以为我们的人生是这样的: 等真到了那一天,你会发现,你的人生很可能是这样的: ...

程序员请照顾好自己,周末病魔差点一套带走我。

程序员在一个周末的时间,得了重病,差点当场去世,还好及时挽救回来了。

技术大佬:我去,你写的 switch 语句也太老土了吧

昨天早上通过远程的方式 review 了两名新来同事的代码,大部分代码都写得很漂亮,严谨的同时注释也很到位,这令我非常满意。但当我看到他们当中有一个人写的 switch 语句时,还是忍不住破口大骂:“我擦,小王,你丫写的 switch 语句也太老土了吧!” 来看看小王写的代码吧,看完不要骂我装逼啊。 private static String createPlayer(PlayerTypes p...

和黑客斗争的 6 天!

互联网公司工作,很难避免不和黑客们打交道,我呆过的两家互联网公司,几乎每月每天每分钟都有黑客在公司网站上扫描。有的是寻找 Sql 注入的缺口,有的是寻找线上服务器可能存在的漏洞,大部分都...

上班一个月,后悔当初着急入职的选择了

最近有个老铁,告诉我说,上班一个月,后悔当初着急入职现在公司了。他之前在美图做手机研发,今年美图那边今年也有一波组织优化调整,他是其中一个,在协商离职后,当时捉急找工作上班,因为有房贷供着,不能没有收入来源。所以匆忙选了一家公司,实际上是一个大型外包公司,主要派遣给其他手机厂商做外包项目。**当时承诺待遇还不错,所以就立马入职去上班了。但是后面入职后,发现薪酬待遇这块并不是HR所说那样,那个HR自...

女程序员,为什么比男程序员少???

昨天看到一档综艺节目,讨论了两个话题:(1)中国学生的数学成绩,平均下来看,会比国外好?为什么?(2)男生的数学成绩,平均下来看,会比女生好?为什么?同时,我又联想到了一个技术圈经常讨...

总结了 150 余个神奇网站,你不来瞅瞅吗?

原博客再更新,可能就没了,之后将持续更新本篇博客。

副业收入是我做程序媛的3倍,工作外的B面人生是怎样的?

提到“程序员”,多数人脑海里首先想到的大约是:为人木讷、薪水超高、工作枯燥…… 然而,当离开工作岗位,撕去层层标签,脱下“程序员”这身外套,有的人生动又有趣,马上展现出了完全不同的A/B面人生! 不论是简单的爱好,还是正经的副业,他们都干得同样出色。偶尔,还能和程序员的特质结合,产生奇妙的“化学反应”。 @Charlotte:平日素颜示人,周末美妆博主 大家都以为程序媛也个个不修边幅,但我们也许...

如果你是老板,你会不会踢了这样的员工?

有个好朋友ZS,是技术总监,昨天问我:“有一个老下属,跟了我很多年,做事勤勤恳恳,主动性也很好。但随着公司的发展,他的进步速度,跟不上团队的步伐了,有点...

我入职阿里后,才知道原来简历这么写

私下里,有不少读者问我:“二哥,如何才能写出一份专业的技术简历呢?我总感觉自己写的简历太烂了,所以投了无数份,都石沉大海了。”说实话,我自己好多年没有写过简历了,但我认识的一个同行,他在阿里,给我说了一些他当年写简历的方法论,我感觉太牛逼了,实在是忍不住,就分享了出来,希望能够帮助到你。 01、简历的本质 作为简历的撰写者,你必须要搞清楚一点,简历的本质是什么,它就是为了来销售你的价值主张的。往深...

外包程序员的幸福生活

今天给你们讲述一个外包程序员的幸福生活。男主是Z哥,不是在外包公司上班的那种,是一名自由职业者,接外包项目自己干。接下来讲的都是真人真事。 先给大家介绍一下男主,Z哥,老程序员,是我十多年前的老同事,技术大牛,当过CTO,也创过业。因为我俩都爱好喝酒、踢球,再加上住的距离不算远,所以一直也断断续续的联系着,我对Z哥的状况也有大概了解。 Z哥几年前创业失败,后来他开始干起了外包,利用自己的技术能...

优雅的替换if-else语句

场景 日常开发,if-else语句写的不少吧??当逻辑分支非常多的时候,if-else套了一层又一层,虽然业务功能倒是实现了,但是看起来是真的很不优雅,尤其是对于我这种有强迫症的程序"猿",看到这么多if-else,脑袋瓜子就嗡嗡的,总想着解锁新姿势:干掉过多的if-else!!!本文将介绍三板斧手段: 优先判断条件,条件不满足的,逻辑及时中断返回; 采用策略模式+工厂模式; 结合注解,锦...

深入剖析Springboot启动原理的底层源码,再也不怕面试官问了!

大家现在应该都对Springboot很熟悉,但是你对他的启动原理了解吗?

离职半年了,老东家又发 offer,回不回?

有小伙伴问松哥这个问题,他在上海某公司,在离职了几个月后,前公司的领导联系到他,希望他能够返聘回去,他很纠结要不要回去? 俗话说好马不吃回头草,但是这个小伙伴既然感到纠结了,我觉得至少说明了两个问题:1.曾经的公司还不错;2.现在的日子也不是很如意。否则应该就不会纠结了。 老实说,松哥之前也有过类似的经历,今天就来和小伙伴们聊聊回头草到底吃不吃。 首先一个基本观点,就是离职了也没必要和老东家弄的苦...

2020阿里全球数学大赛:3万名高手、4道题、2天2夜未交卷

阿里巴巴全球数学竞赛( Alibaba Global Mathematics Competition)由马云发起,由中国科学技术协会、阿里巴巴基金会、阿里巴巴达摩院共同举办。大赛不设报名门槛,全世界爱好数学的人都可参与,不论是否出身数学专业、是否投身数学研究。 2020年阿里巴巴达摩院邀请北京大学、剑桥大学、浙江大学等高校的顶尖数学教师组建了出题组。中科院院士、美国艺术与科学院院士、北京国际数学...

男生更看重女生的身材脸蛋,还是思想?

往往,我们看不进去大段大段的逻辑。深刻的哲理,往往短而精悍,一阵见血。问:产品经理挺漂亮的,有点心动,但不知道合不合得来。男生更看重女生的身材脸蛋,还是...

为什么程序员做外包会被瞧不起?

二哥,有个事想询问下您的意见,您觉得应届生值得去外包吗?公司虽然挺大的,中xx,但待遇感觉挺低,马上要报到,挺纠结的。

当HR压你价,说你只值7K,你该怎么回答?

当HR压你价,说你只值7K时,你可以流畅地回答,记住,是流畅,不能犹豫。 礼貌地说:“7K是吗?了解了。嗯~其实我对贵司的面试官印象很好。只不过,现在我的手头上已经有一份11K的offer。来面试,主要也是自己对贵司挺有兴趣的,所以过来看看……”(未完) 这段话主要是陪HR互诈的同时,从公司兴趣,公司职员印象上,都给予对方正面的肯定,既能提升HR的好感度,又能让谈判气氛融洽,为后面的发挥留足空间。...

面试:第十六章:Java中级开发(16k)

HashMap底层实现原理,红黑树,B+树,B树的结构原理 Spring的AOP和IOC是什么?它们常见的使用场景有哪些?Spring事务,事务的属性,传播行为,数据库隔离级别 Spring和SpringMVC,MyBatis以及SpringBoot的注解分别有哪些?SpringMVC的工作原理,SpringBoot框架的优点,MyBatis框架的优点 SpringCould组件有哪些,他们...

面试阿里p7,被按在地上摩擦,鬼知道我经历了什么?

面试阿里p7被问到的问题(当时我只知道第一个):@Conditional是做什么的?@Conditional多个条件是什么逻辑关系?条件判断在什么时候执...

你期望月薪4万,出门右拐,不送,这几个点,你也就是个初级的水平

先来看几个问题通过注解的方式注入依赖对象,介绍一下你知道的几种方式@Autowired和@Resource有何区别说一下@Autowired查找候选者的...

面试了一个 31 岁程序员,让我有所触动,30岁以上的程序员该何去何从?

最近面试了一个31岁8年经验的程序猿,让我有点感慨,大龄程序猿该何去何从。

大三实习生,字节跳动面经分享,已拿Offer

说实话,自己的算法,我一个不会,太难了吧

程序员垃圾简历长什么样?

已经连续五年参加大厂校招、社招的技术面试工作,简历看的不下于万份 这篇文章会用实例告诉你,什么是差的程序员简历! 疫情快要结束了,各个公司也都开始春招了,作为即将红遍大江南北的新晋UP主,那当然要为小伙伴们做点事(手动狗头)。 就在公众号里公开征简历,义务帮大家看,并一一点评。《启舰:春招在即,义务帮大家看看简历吧》 一石激起千层浪,三天收到两百多封简历。 花光了两个星期的所有空闲时...

《Oracle Java SE编程自学与面试指南》最佳学习路线图2020年最新版(进大厂必备)

正确选择比瞎努力更重要!

《Oracle Java SE编程自学与面试指南》最佳学习路线图(2020最新版)

正确选择比瞎努力更重要!

字节跳动面试官竟然问了我JDBC?

轻松等回家通知

面试官:你连SSO都不懂,就别来面试了

大厂竟然要考我SSO,卧槽。

终于,月薪过5万了!

来看几个问题想不想月薪超过5万?想不想进入公司架构组?想不想成为项目组的负责人?想不想成为spring的高手,超越99%的对手?那么本文内容是你必须要掌握的。本文主要详解bean的生命...

自从喜欢上了B站这12个UP主,我越来越觉得自己是个废柴了!

不怕告诉你,我自从喜欢上了这12个UP主,哔哩哔哩成为了我手机上最耗电的软件,几乎每天都会看,可是吧,看的越多,我就越觉得自己是个废柴,唉,老天不公啊,不信你看看…… 间接性踌躇满志,持续性混吃等死,都是因为你们……但是,自己的学习力在慢慢变强,这是不容忽视的,推荐给你们! 都说B站是个宝,可是有人不会挖啊,没事,今天咱挖好的送你一箩筐,首先啊,我在B站上最喜欢看这个家伙的视频了,为啥 ,咱撇...

立即提问
相关内容推荐