ad9361,如何关闭两路发射中的一路 1C

想要在我的c代码里关闭ad9361的TX2,只保留一路发射,可以通过写SPI寄存器的方式来实现

0
Csdn user default icon
上传中...
上传图片
插入图片
抄袭、复制答案,以达到刷声望分或其他目的的行为,在CSDN问答是严格禁止的,一经发现立刻封号。是时候展现真正的技术了!
其他相关推荐
实现两路视频合并成一路(代码)
directx 实现两路视频合并成一路(代码)
LT8612EX业界最新两路输出,HDMI转VGA/HDMI,HDMI转HDMI加VGA
LT8612EX该芯片功能是HDMI转HDMI加一路VGA,或者是MHL转HDMI加一路VGA 很多公司运用是想本身的系统具备更多的接口,让本身的系统带HDMI输出又带VGA输出 并且现在在很多方案商已经调通,另外很多公司已经量产 运用在盒子,MIPI  PC,笔记本,行业平板等产品上 详细的参考设计请咨询个人资料里的 lianxi 方式 另外有更多更全的这类产品 RGB,LVD
两路运放原理图
两路运放原理图,该原理图采用更为简单的布局结构,比多数采用的六路运放更加方便简洁
AD9361_SPI控制(无代码,只是一个总结)
本人学习AD9361的阶段性总结。详细介绍了如何通过SPI对AD9361进行配置。verilog代码已经完成。如果需要可以加qq互相交流。(无代码,只是一个总结)
ad9361调试整理,自己出现的一系列问题
ad9361调试整理,自己出现的一系列问题,以及网友们出现的一系列问题,问题不全面,也不可能全面,都是自己在调试过程整理出来的,如果大家在调试中有什么问题,可以下载参考一下,虽然不一定能解决你的问题,但是也应该有所帮助吧,就收一个积分好了。
视频合成处理技术--多通道合成一路输出和存储
本技术以实际开发实施案例为基础(驾驶员路考系统用的视频监控合成) 多路视频合成一路 先看下软件实现的结果: 设计流程: 下面看最终效果图:正确率基本达到90%以上,具体需要看照片清晰度 简介 多路监控视频信息化合成软件(以下简称“视频合成软件”)是一款全自主研发的拥有自主知识产权的多路视频采集与应用系统信息化合成的软件,这里介绍该软件在驾驶人考试系统中的应用。 本视频合成软件可以同步监控考试...
AD9361常见问题
AD9361接收增益的调整是由模拟增益和数字增益共同决定的,控制方式为:自动控制和手动控制,增益调整范围为90dB,数字增益最大为31dB,模拟增益最大为76dB,增益分配是由查找表决定的,查找表也有单表模式和多表模式。   Q:AD9361的TX LO 和RX LO 用的是同一个时钟吗? A:是一个时钟,AD9361整个系统用的都是同一个时钟,只是经过了不同的锁相环。 ...
两路互补PWM输出,占空比10%,频率6.8kHz
两路互补PWM输出,占空比10%,频率6.8kHz,使用汇编语言编写。
讲述我们的机房“双路市电全停、柴发供电260小时”的经历
从标题背后的真实状况,以及我本人的职业素养看,本文都不属于标题党一类的文章,而是站在一个有着多年从业老司机的角度对数据中心的运维和管理提出自己的判断和展望。事件回顾:2018年5月18日晚,北京某著名数据中心运营商亦庄数据中心两路市电全停,从双路市电全停的一刻起,机房全部负载通过柴油发电机供电。5月19日,部分柴油发电机出现故障,该运营商开始通知大客户对设备进行关停以减少电力负载。时至2018年5...
录制合成多路视频流
采集四路高清摄像头音视频数据,合成ts流通过网络发送出去,修改后最多可支持八路视频和一路音频
AD9361常用寄存器说明
序号 功能 寄存器名称 寄存器说明 1 测试模式 0x3F4 内部产生发射或者接收信号 2 0x3F5 将内部输出信号直接作为输入 3 ...
DirectShow Filter 最简单的示例+两个 PIN 的实现
DirectShow Filter 最简单的示例+两个 PIN 的实现(非 WinCE,是 PC 下的)
AD9361的测试结果
AD9361 工作在 FDD 模式下 射频带宽 18M 收发频点 1G DATA_CLK 30.72M DDR 模式 MGC 增益为 40db 左右, 测得的以下信号
两路DMA_DAC_stm32f103rct6.zip
输出两路DMA控制的DA,一路正弦信号,一路对称三角波信号。 两路信号幅值和频率通过按键可调控。 通过iic_oled显示输出情况。
基于zedboard的AD9361初始化配置(下)
    很久都没更新博客了,距离上一次写博客将近1年时间了,当时觉得无聊,就发了篇关于AD9361的初始化配置的博客,想不到居然有这高的阅读量。好吧,废话不多说,继续接着上一篇博文(上篇地址),讲解一下AD9361初始化的软件端的配置问题。     首先,我把上一篇博文中的一些命令补充一下,方便需要的人可以很好的复制和粘贴,就不需要一个字母一个字母的往命令窗口敲了(注意:往命令窗口粘贴的时候,采用...
FFmpeg命令行实现两路/多路视频拼接 合并 合成 同时播放
首先放一个两路视频合并的例子 ffmpeg -pix_fmt rgb24 -s 960x960 -i bag_level_7_renderSize_1_960x960_8bits_rgb24i.rgb -pix_fmt rgb24 -s 960x960 -i bag_level_7_renderSize_1_960x960_8bits_rgb24i.rgb -filter_complex "[...
ADI公司的AD9361设计文件资源
ADI公司的ad9361评估板资料比较全,用Cadence里的PCB Editor程序可以打开里面的brd文件。
基于zynq7000与ad9361的移植与平台搭建
对最近工作的总结吧: 1、首先将zc706与ad9361成功移植到ax7350与ad9361。(成功抓取到dac的数据和adc存下来的数据,经过打印确定正确) 之前共享了AD9371移植到KC705,这次就暂时不共享了(看情况共享不)。 2、搭建了关于AD9361与zynq7000系列的平台(通用平台)成功收发sin信号,也实现了bpsk的调制,均正确得到相应的信号(只需要改调制方式,其他不...
将多路视频合成并放大某一个
本程序实现了在QT平台上用ffmpeg将多路视频合成一起播放 合成视频的代码在combine文件中 注意:本代码运行后需将ffmpeg文件夹内bin文件夹里的.dll文件都复制在.exe文件的文件夹中程序才能正确运行 添加了可以将某个视频放大显示 Change宏为:AUTO时不放大 可以是0~8放大某个视频
STM32103C8T6定时器1输出两路互补PWM
  一、GPIO初始化    GPIO配置如下     GPIOA->CRH&=0XFFFFF000;    //清除PA8,9,10配置     GPIOA->CRH|=0X00000BBB;    //PA8,9,10推挽复用功能输出 B=1011          GPIOB->CRH&=0X000FFFFF;    //清除PB13,14...
STM32F103输出两路PWM波并带死区
控制STM32F103输出两路互补的并带死区的PWM波,应用在MOSFET半桥或全桥控制
ad9361学习资料(官方网站下载的)
ad9361学习资料(官方网站下载的)权威资料
2019恩智浦杯智能车变形金刚三轮组PCB原理图参考
主控采用K60Fx512,两路电机,两路编码器,一路舵机,含有OLED,预留有串口,ADC采集接口
linux环境下如何卸载一路赚钱(yilu/mservice)
一、删除定时任务: sudo crontab -l -u root 2>/dev/null | grep -v mservice | sudo crontab -u root - 二、停止服务 对于ubuntu以及centos 7的用户 service YiluzhuanqianSer stop 对于centos 6的用户 sudo pidof mser
基于zedboard的AD9361初始化配置(上)
        本文介绍了一种无须搭载操作系统(no os)的ad9361配置方法。该ad9361是搭载在FMCOMMS2的板卡之上。本文参考自官提供的相关的配置步骤,主要有如下两个链接:https://wiki.analog.com/resources/fpga/docs/build#windows_environment_setuphttps://wiki.analog.com/resourc...
ADI官方提供的源码AD9361+ZC706 利用TCL构建Vivado工程,利用no-OS-master搭建SDK工程
1  HDL源码下载:ADI Reference Designs HDL User GuideIntroductionGit RepositoryReleases and supported tool versionsBuilding & Generating programming filesRunning on hardwareArchitectureIP CoresUsing and...
zedboard_AD9361平台进行无线收发,在接收端进行频偏估计和补偿的Verilog参考代码
zedboard_AD9361平台进行无线收发,在接收端进行频偏估计和补偿的Verilog参考代码
AD9361寄存器配置参考
AD9361的寄存器参考值,由AD9361配置软件生成,可以用于开发时的配置参考
两路视屏合成为一路
请问在MFC下怎么将两路独立的视屏读取出来,然后叠加为一幅图输出。视频大小格式都是一样。请问需要使用到哪些技术知识?
AD9361 程序配置模版
AD9361 R2 Auto Generated Initialization Script: This script was // generated using the AD9361 Customer software Version 2.1.3
AD9361相关资料(资源描述中的都有)
AD9361_data_sheet(英文+中文手册*),AD9361 FAQ(某个论坛看到的很有用的资源*),ad9361_no-os_software,AD9361_Reference_Manual_UG-570,AD9361_Register_Map_Reference_Manual_UG-671(很有用***),AD9361_增益控制及RSSI用户手册,AD9361-cn-RF捷变收发器,AD9364,matlab_filter_design_wizard_for_ad9361.
【自我学习-ZYNQ7】建立基于操作系统的AD9361配置工程
硬件前提:本工程基于ZYNQ7(zed)核心板对AD9361进行配置,其中AD9361配载在 AD-FMCOMMS2-EBZ板子上。 已知,ZYNQ7是ARM和FPGA结合的板子。在ARM可以裸板配置AD9361,同时也可以加载操作系统进行配置。在上一节中,讲解了如何在no-os下基于Zzed板对AD9361进行配置(上一节还在草稿箱里,以后整理)。本节主要讲述如何通过SD卡加载操作系统来配置AD...
AD9361中文资料
AD9361中文资料,内容讲述了9361的使用,希望对射频开发者有用,
ffmpeg合并两路rtmp流并推送
ffmpeg实现两路流的覆盖实现两路流的覆盖可以使用ffmpeg的overlay参数,将一路流覆盖到另外一路流之上。overlay参数简介overlay=x:y 这里x和y表示距离左上角的坐标偏移例子 ffmpeg -i “rtmp://ip:port/firststream” -i “rtmp://ip:port/secondstream” -filter_complex overlay=
AD9361的数据接口
本ppt是本人学习AD9361的阶段性总结,讲述了AD9361的数据接口的几种工作模式,对其时序图以及相关引脚做了较为详细的说明。相关的verilog代码已经完成,如果有需要,可以相互学习交流。本人乐于交流学习。
AD9361相关
文章目录AD9361示意图接收通路发射通路RF AND BBPLL SYNTHESIZERRF PLLBBPLLENABLE STATE MACHINE GUIDETx Power Control其他 AD9361示意图 接收通路 TIA_LPF和BB_LPF属于模拟滤波器,HB3/DEC3、HB2、HB1、FIR属于数字滤波器。 发射通路 RF AND BBPLL SYNTHESIZE...
AD9361 初始化源码
AD9361 配置程序 官方源代码!来源于ADI ,可以用于配置参考
opencv 两路视频 保存avi 输出yuv
opencv版本:3.4.1 编译工具:vs2015 说明: 两路视频:一路为网络摄像头,一路为PC usb摄像头 保存avi:根据条件切换不同视频源保存到同一个avi文件 输出yun:根据条件切换不同视频源,输出yuv作为后续使用。 #include <opencv2/highgui/highgui.hpp> #include <opencv2/imgproc...
EC20建立一路SOCKT发数据_TCP发GPS定位数据
STM32F407 开发EC20代码,EC20建立一路SOCKT发数据_TCP发GPS定位数据
4端口DDR控制器的设计与实现
1     在视频图像显示界面中,需要用到DDR作为视频缓存的存储器,在一路视频输入的过程中,我们采用DDR的两个BANK的乒乓操作来实现视频的缓存,实现了数据的无损耗缓存和显示,这种方法已经得到了广泛的应用,但是,当我们是两路视频的输入呢,两个DDR的BANK已经无法满足我们的需求,一个乒乓的循环操作满足不了两路数据输入,此时我们会想到一个DDR有4个BANK,我们可以采用两个BANK作为