vhdl用74163设计19进制加法器 功能和时序仿真出现问题 求大神教

检查没错误,但是功能仿真有结果,时序仿真没有结果
求大神教

代码如下:
library ieee;
use ieee.std_logic_1164.all;
entity Sell is
port ( clk,rst:in std_logic;--clk
A,B: in std_logic;
Y,Z:out std_logic);
end Sell;

architecture struct of Sell is
type state is (S0,S1,S2,S3);
signal S:state;
signal M:std_logic_vector(1 downto 0);
begin
M<=A&B;
process (clk,rst,M)
begin
if rst='1' then
S<=S0;

    elsif (clk'event and clk='1') then 
      case S is 
        when S0 =>
            if (M="01") then
            S<=S1;
            Y<='0';Z<='0';
            elsif (M="10") then
            S<=S2;
            Y<='0';Z<='0';
            else 
            S<=S;
            Y<='0';Z<='0';
            end if;
        when S1 =>
            if (M="01") then 
            S<=S2;
            Y<='0';Z<='0';
            elsif (M="10") then
            S<=S0;
            Y<='1';Z<='0';
            else 
            S<=S;
            end if;
        when S2 => 
            if (M="01") then 
            S<=S0;
            Y<='1';Z<='0';
            elsif (M="10") then
            S<=S0;
            Y<='1';Z<='1';
            else 
            S<=S;
            end if;
        when others => 
            S<=S0;
        end case;
    end if;
end process;

end struct;

2个回答

caozhy
贵阳老马马善福专业维修游泳池堵漏防水工程 回复qq_41030699: 采纳了本回答再重新提问,我回答你
大约 2 年之前 回复
qq_41030699
qq_41030699 抱歉写错标题题了。应该是自动售货机,没有时序输出
大约 2 年之前 回复

抱歉写错标题题了。应该是自动售货机,没有时序输出

Csdn user default icon
上传中...
上传图片
插入图片
抄袭、复制答案,以达到刷声望分或其他目的的行为,在CSDN问答是严格禁止的,一经发现立刻封号。是时候展现真正的技术了!
其他相关推荐
求大神VHDL数字时钟设计 所有的源程序 编译和仿真
完成数字时钟的设计,要求该时钟具有下述功能: 1. 具有时,分,秒,计数显示功能,以24小时循环计时。 2. 具有清零,调节小时、分钟功能。 3. 具有整点报时功能,整点报时的同时LED灯花样显示。
VHDL 语言三位计数器
BCD计数器的设计 一、实验目的 1、掌握对时序电路进行设计。 2、设计一个计数范围为0~999的BCD计数器并在七段显示数码管上显示出来。 二、实验原理 一般情况可以采用加法计数器。加法计数器的动作是,每次时钟脉冲信号CLK的上升沿到来时,计数器会将计数值加1。作为计数器还应该由一个使能端EN和清零端CLR:当使能端EN为高电平“1”时,计数器开始计数;当使能端EN为低电平“0”时,计数器停止计数;清零端CLR一般由同步清零和异步清零两种,当清零端CLR为高电平“1”时有效;反之无效。 十进制计数器,当计数满“十”时,应该向高位进位,同时计数变为“0”。在7段显示数码管上显示计数还需要把BCD码转换成7段显示相对应的码,这就需要设计一个译码器。 三、实验内容 1、用VHDL语言编写一个BCD计数器并在七段显示数码管上显示的程序 2、锁定引脚并下载验证结果
基于VHDL语言 quartus2 9仿真时赋值了,但没有波形结果出来
![图片说明](https://img-ask.csdn.net/upload/202001/04/1578119543_34448.png)![图片说明](https://img-ask.csdn.net/upload/202001/04/1578119565_104409.png) 实现周期、占空比均可调的脉冲发生器。 (1)采用 1khz 的工作时钟; (2)脉冲周期 0.5s~6s,占空比 10%~90%; (3)可初始化:周期 2.5s,占空比 50% 但我改了 Time Period,Time offset,Duty cycle, period 1 ms;Offset 0; Duty cycle 50 也把end time改为了50ms 也试过把setting 里改了functional 还是没有结果
vhdl语言如何设计图像处理系统
要求:用vhdl语言设计一个图像处理系统,可完成以下功能1.嵌入功能:可将一幅256x256的彩色图像转为8位灰度图像,然后在该灰度图像的LSB比特面随机嵌入三个不同的二值序列;最后,将嵌入水印序列的灰度图像恢复为彩色图像。2.检测功能:输入任意彩色图像,可从对应灰度图像的LSB平面检测上述三个序列。3.三个序列为序列1:01101序列2:10101序列3:110014. 输入端口包括三个坐标值信号,分别作为三个序列嵌入的起始位置5. 建立序列检测状态机,实现图像中三个序列的检测。注:嵌入是指用指定的序列替代图像中原来的比特序列LSB平面是指8bit灰度图像每个像素的最低位比特构成的二值矩阵
求基于VHDL的16QAM调制解调设计代码?
VHDL小白一枚,急于课题,基于VHDL,用Quartus ‖仿真,希望有大佬能帮忙解决。感激不尽
用vhdl语言设计(7,4)循环码
要用quartus做用modelsim仿真,用到移位寄存器,和并串转换器
FPGA弹球显示 VHDL设计
设计一个游戏,用vhdl设计一个可以在vga上显示的弹球游戏,上面有一些彩条,下面一个滑块,一个小球碰到滑块弹起,消除上面的彩条!!!!!!求帮帮忙,有没有能写出程序的
用vhdl语言设计一个11分频电路
如何设计奇数或者偶数分频电路,设计思路及方法,主要是奇数分频,求设计一个11分频电路
VHDL在testbench里的二进制变量循环+1
1.VHDL 在testbench里一个三位的二进制数a <= "000",如何实现每隔一个50ns,a+1?也就是让a在 000 ,001,010,011,...,110,111,000这样循环变化。
Quartus II做四位全加器的时候 整体编译通过但波形仿真报error
用顶层原理图 底层VHDL写的四位全加器 编译都通过了但最后波形仿真的时候报错 ![图片说明](https://img-ask.csdn.net/upload/201912/07/1575705049_543652.jpg) 看不懂这个报错是啥意思![图片说明](https://img-ask.csdn.net/upload/201912/07/1575705508_674152.png) 这是我的顶层原理图和底层一位全加器代码 是个新手 求大家救我 LIBRARY ieee; USE ieee.std_logic_1164.all; -- Entity Declaration ENTITY block_name IS -- {{ALTERA_IO_BEGIN}} DO NOT REMOVE THIS LINE! PORT ( a0 : IN STD_LOGIC; b0 : IN STD_LOGIC; ci : IN STD_LOGIC; s0 : OUT STD_LOGIC; c0 : OUT STD_LOGIC ); -- {{ALTERA_IO_END}} DO NOT REMOVE THIS LINE! END block_name;
用VHDL设计一个寻找要求图案的电路
老师的作业要求我么设计一个电路来寻找复合的字符串。 这个电路使用来寻找符合a+(b^n|c)d的字符串的,也就是说要找到以任意个数的“a”开始,跟着的是恰好n(变量)个“b”或者1个c,最后是1个d结尾的字符串。比如当n=3时,"abbbd","aaacd","aabbbd","abbbcd"均为符合的字符串。 Entity部分为 entity patternMatcher is port( clk, restart, valid: in std_logic; inSym: in nibble; repCount: in nibble; patCount: out byte); end patternMatcher; 我们需要一个restart信号来重新初始化电路。 valid信号为高电平的时候,需要关注inSym;为低电平的时候,inSym的值被忽略。 inSym是一个四比特信号,x0表示a,x1表示b,x2表示c,x3表示d。 repCount决定“b”的重复次数(n)。当restart为高电平时,电路需要储存repCount的值,并且用这个值来寻找符合的字符串。 输出patCount是从上一次restart开始输入的字符串符合我们要求的图案的次数。 请用状态机来设计一个可以实现这样性能的电路。 请各位大神帮帮忙,画一下状态图还有设计architecture部分吧。
求助,quartus ii 下vhdl编译问题,和错误原因
本人初学fpga,用quartus II 64,vhdl写的代码,不知道为什么一个简单的代码都编译不通过。 源代码: library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY buzzer IS PORT ( clk : IN std_logic; dout : OUT std_logic); END buzzer; ARCHITECTURE arch OF buzzer IS SIGNAL num: std_logic_vector(31 downto 0); SIGNAL vet: std_logic := '0'; BEGIN PROCESS(clk) BEGIN IF(clk'event and clk ='1') THEN num <= num + 1; IF(num = 48000) THEN num <= "00000000000000000000000000000000"; vet <= vet XOR '1'; END IF; END IF; END PROCESS; dout <= vet; END arch; 不知道下列错误原因,求大佬给个解决办法, 错误: Internal Error: Sub-system: FSAC, File: /quartus/fitter/fsac/fsac_lvds_mgr.cpp, Line: 5347 m_util->m_max_non_serdes_ppds_datarate != DTM_ILLEGAL_DELAY Stack Trace: 0x8b10d: FSAC_LVDS_MGR::init_constant_information + 0xe7d (FITTER_FSAC) 0x8e029: FSAC_LVDS_MGR::FSAC_LVDS_MGR + 0x419 (FITTER_FSAC) 0x8e0ca: FSAC_LVDS_MGR::create_manager + 0x4a (FITTER_FSAC) 0x5c88: fcuda_execute + 0x14f8 (fitter_fcuda) 0x8d89: fcuda_execute + 0x45f9 (fitter_fcuda) 0x4509f: FITCC_EXPERT::fitter_preparation + 0x23f (FITTER_FITCC) 0x46ed7: FITCC_EXPERT::invoke_fitter + 0x427 (FITTER_FITCC) 0x497e: fcuda_execute + 0x1ee (fitter_fcuda) 0xb55d: fmain_start + 0x7cd (FITTER_FMAIN) 0x1264b: qexe_get_command_line + 0x1c5b (comp_qexe) 0x1588d: qexe_process_cmdline_arguments + 0x5ad (comp_qexe) 0x159a1: qexe_standard_main + 0xa1 (comp_qexe) 0x1a48: MSG_INITIALIZER::~MSG_INITIALIZER + 0x118 (CCL_MSG) 0x19ec: MSG_INITIALIZER::~MSG_INITIALIZER + 0xbc (CCL_MSG) 0x53e4: MEM_INITIALIZER::~MEM_INITIALIZER + 0x244 (ccl_mem) 0x3379f: msg_exe_main + 0x8f (CCL_MSG) 0x12773: BaseThreadInitThunk + 0x13 (KERNEL32) 0x70d50: RtlUserThreadStart + 0x20 (ntdll) End-trace Quartus II 64-Bit Version 11.1 Build 216 11/23/2011 SJ Full Version Service Pack Installed: 1
VHDL语言中关于运算符
VHDL语言中fr_beyond/='1'表示什么意思,/=运算符在VHDL中是什么意思。
请教互相关算法测时间延迟的fpga设计该怎么做?菜鸟一枚
要在quartusii上用VHDL做基于互相关算法的时延估计,fpga刚接触,不知道该怎么设计。求代码、仿真图参考啊
VHDL错误:Error (10500): VHDL syntax error at adff.vhd(16) near text "process"; expecting "if"
VHDL错误:Error (10500): VHDL syntax error at adff.vhd(16) near text "process"; expecting "if"; Error (10500): VHDL syntax error at adff.vhd(18) near text "rtl"; expecting "if"; 这是在写一个上升沿D触发器,代码如下: LiBRARY iEEE; USE ieee.STD_logic_1164.all; ENTITY adff is port(clk,d,r,s:in STD_login; q:out STD_login); end adff; architecture rtl of adff is signal q_temp,qb_temp :std_logic; begin process(clk,r,s) begin if(r='0' and s='1') then q_temp<='1'; else if (r='1' and s='0') then q_temp<='0'; else if (clk='1') then q_temp<= d; end if; end process; q<=q_temp; end rtl;
Verilog VHDL排版插件
在vs中你粘贴一段c代码,它可以自动排版。那常用的编辑器如notepad++,ultra edit,vim有没有相应的排版插件对Verilog VHDL排版?
密码锁,关于eda语言的vhdl
用vhdl语言设计数字密码锁,有创新,需要源代码及编译后有原理图,,,,,
vhdl点阵只亮一个,无法扫描?
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity ledlie is port (clk:in std_logic; hang: out std_logic_vector (15 downto 0); liem: out std_logic_vector (3 downto 0)); end ledlie; architecture behave of ledlie is begin process(clk) variable ql:std_logic_vector(3 downto 0); begin if rising_edge(clk) then if(ql="1111") then ql:="0000"; else ql := ql +1; end if; end if; liem <=ql; hang <="1011111111111111"; end process; end behave; 一段遍历扫描点阵的程序,liem为四 十六译码器输入端 控制点阵的列,程序想实现一行亮,但是只有一个亮,请大神帮忙。
用vhdl实现0到15平方运算。
如何用vhdl实现0~15的平方运算,本人小白一窍不通,求大神解答
相见恨晚的超实用网站
搞学习 知乎:www.zhihu.com 简答题:http://www.jiandati.com/ 网易公开课:https://open.163.com/ted/ 网易云课堂:https://study.163.com/ 中国大学MOOC:www.icourse163.org 网易云课堂:study.163.com 哔哩哔哩弹幕网:www.bilibili.com 我要自学网:www.51zxw
花了20分钟,给女朋友们写了一个web版群聊程序
参考博客 [1]https://www.byteslounge.com/tutorials/java-ee-html5-websocket-example
爬虫福利二 之 妹子图网MM批量下载
爬虫福利一:27报网MM批量下载    点击 看了本文,相信大家对爬虫一定会产生强烈的兴趣,激励自己去学习爬虫,在这里提前祝:大家学有所成! 目标网站:妹子图网 环境:Python3.x 相关第三方模块:requests、beautifulsoup4 Re:各位在测试时只需要将代码里的变量 path 指定为你当前系统要保存的路径,使用 python xxx.py 或IDE运行即可。
字节跳动视频编解码面经
引言 本文主要是记录一下面试字节跳动的经历。 三四月份投了字节跳动的实习(图形图像岗位),然后hr打电话过来问了一下会不会opengl,c++,shador,当时只会一点c++,其他两个都不会,也就直接被拒了。 七月初内推了字节跳动的提前批,因为内推没有具体的岗位,hr又打电话问要不要考虑一下图形图像岗,我说实习投过这个岗位不合适,不会opengl和shador,然后hr就说秋招更看重基础。我当时
Java学习的正确打开方式
在博主认为,对于入门级学习java的最佳学习方法莫过于视频+博客+书籍+总结,前三者博主将淋漓尽致地挥毫于这篇博客文章中,至于总结在于个人,实际上越到后面你会发现学习的最好方式就是阅读参考官方文档其次就是国内的书籍,博客次之,这又是一个层次了,这里暂时不提后面再谈。博主将为各位入门java保驾护航,各位只管冲鸭!!!上天是公平的,只要不辜负时间,时间自然不会辜负你。 何谓学习?博主所理解的学习,它
程序员必须掌握的核心算法有哪些?
由于我之前一直强调数据结构以及算法学习的重要性,所以就有一些读者经常问我,数据结构与算法应该要学习到哪个程度呢?,说实话,这个问题我不知道要怎么回答你,主要取决于你想学习到哪些程度,不过针对这个问题,我稍微总结一下我学过的算法知识点,以及我觉得值得学习的算法。这些算法与数据结构的学习大多数是零散的,并没有一本把他们全部覆盖的书籍。下面是我觉得值得学习的一些算法以及数据结构,当然,我也会整理一些看过
大学四年自学走来,这些私藏的实用工具/学习网站我贡献出来了
大学四年,看课本是不可能一直看课本的了,对于学习,特别是自学,善于搜索网上的一些资源来辅助,还是非常有必要的,下面我就把这几年私藏的各种资源,网站贡献出来给你们。主要有:电子书搜索、实用工具、在线视频学习网站、非视频学习网站、软件下载、面试/求职必备网站。 注意:文中提到的所有资源,文末我都给你整理好了,你们只管拿去,如果觉得不错,转发、分享就是最大的支持了。 一、电子书搜索 对于大部分程序员...
linux系列之常用运维命令整理笔录
本博客记录工作中需要的linux运维命令,大学时候开始接触linux,会一些基本操作,可是都没有整理起来,加上是做开发,不做运维,有些命令忘记了,所以现在整理成博客,当然vi,文件操作等就不介绍了,慢慢积累一些其它拓展的命令,博客不定时更新 顺便拉下票,我在参加csdn博客之星竞选,欢迎投票支持,每个QQ或者微信每天都可以投5票,扫二维码即可,http://m234140.nofollow.ax.
比特币原理详解
一、什么是比特币 比特币是一种电子货币,是一种基于密码学的货币,在2008年11月1日由中本聪发表比特币白皮书,文中提出了一种去中心化的电子记账系统,我们平时的电子现金是银行来记账,因为银行的背后是国家信用。去中心化电子记账系统是参与者共同记账。比特币可以防止主权危机、信用风险。其好处不多做赘述,这一层面介绍的文章很多,本文主要从更深层的技术原理角度进行介绍。 二、问题引入 假设现有4个人...
Python 基础(一):入门必备知识
目录1 标识符2 关键字3 引号4 编码5 输入输出6 缩进7 多行8 注释9 数据类型10 运算符10.1 常用运算符10.2 运算符优先级 1 标识符 标识符是编程时使用的名字,用于给变量、函数、语句块等命名,Python 中标识符由字母、数字、下划线组成,不能以数字开头,区分大小写。 以下划线开头的标识符有特殊含义,单下划线开头的标识符,如:_xxx ,表示不能直接访问的类属性,需通过类提供
这30个CSS选择器,你必须熟记(上)
关注前端达人,与你共同进步CSS的魅力就是让我们前端工程师像设计师一样进行网页的设计,我们能轻而易举的改变颜色、布局、制作出漂亮的影音效果等等,我们只需要改几行代码,不需...
国产开源API网关项目进入Apache孵化器:APISIX
点击蓝色“程序猿DD”关注我回复“资源”获取独家整理的学习资料!近日,又有一个开源项目加入了这个Java开源界大名鼎鼎的Apache基金会,开始进行孵化器。项目名称:AP...
程序员接私活怎样防止做完了不给钱?
首先跟大家说明一点,我们做 IT 类的外包开发,是非标品开发,所以很有可能在开发过程中会有这样那样的需求修改,而这种需求修改很容易造成扯皮,进而影响到费用支付,甚至出现做完了项目收不到钱的情况。 那么,怎么保证自己的薪酬安全呢? 我们在开工前,一定要做好一些证据方面的准备(也就是“讨薪”的理论依据),这其中最重要的就是需求文档和验收标准。一定要让需求方提供这两个文档资料作为开发的基础。之后开发
网页实现一个简单的音乐播放器(大佬别看。(⊙﹏⊙))
今天闲着无事,就想写点东西。然后听了下歌,就打算写个播放器。 于是乎用h5 audio的加上js简单的播放器完工了。 欢迎 改进 留言。 演示地点跳到演示地点 html代码如下`&lt;!DOCTYPE html&gt; &lt;html&gt; &lt;head&gt; &lt;title&gt;music&lt;/title&gt; &lt;meta charset="utf-8"&gt
Python十大装B语法
Python 是一种代表简单思想的语言,其语法相对简单,很容易上手。不过,如果就此小视 Python 语法的精妙和深邃,那就大错特错了。本文精心筛选了最能展现 Python 语法之精妙的十个知识点,并附上详细的实例代码。如能在实战中融会贯通、灵活使用,必将使代码更为精炼、高效,同时也会极大提升代码B格,使之看上去更老练,读起来更优雅。 1. for - else 什么?不是 if 和 else 才
数据库优化 - SQL优化
前面一篇文章从实例的角度进行数据库优化,通过配置一些参数让数据库性能达到最优。但是一些“不好”的SQL也会导致数据库查询变慢,影响业务流程。本文从SQL角度进行数据库优化,提升SQL运行效率。 判断问题SQL 判断SQL是否有问题时可以通过两个表象进行判断: 系统级别表象 CPU消耗严重 IO等待严重 页面响应时间过长
2019年11月中国大陆编程语言排行榜
2019年11月2日,我统计了某招聘网站,获得有效程序员招聘数据9万条。针对招聘信息,提取编程语言关键字,并统计如下: 编程语言比例 rank pl_ percentage 1 java 33.62% 2 c/c++ 16.42% 3 c_sharp 12.82% 4 javascript 12.31% 5 python 7.93% 6 go 7.25% 7
通俗易懂地给女朋友讲:线程池的内部原理
餐厅的约会 餐盘在灯光的照耀下格外晶莹洁白,女朋友拿起红酒杯轻轻地抿了一小口,对我说:“经常听你说线程池,到底线程池到底是个什么原理?”我楞了一下,心里想女朋友今天是怎么了,怎么突然问出这么专业的问题,但做为一个专业人士在女朋友面前也不能露怯啊,想了一下便说:“我先给你讲讲我前同事老王的故事吧!” 大龄程序员老王 老王是一个已经北漂十多年的程序员,岁数大了,加班加不动了,升迁也无望,于是拿着手里
经典算法(5)杨辉三角
杨辉三角 是经典算法,这篇博客对它的算法思想进行了讲解,并有完整的代码实现。
编写Spring MVC控制器的14个技巧
本期目录 1.使用@Controller构造型 2.实现控制器接口 3.扩展AbstractController类 4.为处理程序方法指定URL映射 5.为处理程序方法指定HTTP请求方法 6.将请求参数映射到处理程序方法 7.返回模型和视图 8.将对象放入模型 9.处理程序方法中的重定向 10.处理表格提交和表格验证 11.处理文件上传 12.在控制器中自动装配业务类 ...
腾讯算法面试题:64匹马8个跑道需要多少轮才能选出最快的四匹?
昨天,有网友私信我,说去阿里面试,彻底的被打击到了。问了为什么网上大量使用ThreadLocal的源码都会加上private static?他被难住了,因为他从来都没有考虑过这个问题。无独有偶,今天笔者又发现有网友吐槽了一道腾讯的面试题,我们一起来看看。 腾讯算法面试题:64匹马8个跑道需要多少轮才能选出最快的四匹? 在互联网职场论坛,一名程序员发帖求助到。二面腾讯,其中一个算法题:64匹
面试官:你连RESTful都不知道我怎么敢要你?
面试官:了解RESTful吗? 我:听说过。 面试官:那什么是RESTful? 我:就是用起来很规范,挺好的 面试官:是RESTful挺好的,还是自我感觉挺好的 我:都挺好的。 面试官:… 把门关上。 我:… 要干嘛?先关上再说。 面试官:我说出去把门关上。 我:what ?,夺门而去 文章目录01 前言02 RESTful的来源03 RESTful6大原则1. C-S架构2. 无状态3.统一的接
求小姐姐抠图竟遭白眼?痛定思痛,我决定用 Python 自力更生!
点击蓝色“Python空间”关注我丫加个“星标”,每天一起快乐的学习大家好,我是 Rocky0429,一个刚恰完午饭,正在用刷网页浪费生命的蒟蒻...一堆堆无聊八卦信息的网页内容慢慢使我的双眼模糊,一个哈欠打出了三斤老泪,就在此时我看到了一张图片:是谁!是谁把我女朋友的照片放出来的!awsl!太好看了叭...等等,那个背景上的一堆鬼画符是什么鬼?!真是看不下去!叔叔婶婶能忍,隔壁老王的三姨妈的四表...
为啥国人偏爱Mybatis,而老外喜欢Hibernate/JPA呢?
关于SQL和ORM的争论,永远都不会终止,我也一直在思考这个问题。昨天又跟群里的小伙伴进行了一番讨论,感触还是有一些,于是就有了今天这篇文。 声明:本文不会下关于Mybatis和JPA两个持久层框架哪个更好这样的结论。只是摆事实,讲道理,所以,请各位看官勿喷。 一、事件起因 关于Mybatis和JPA孰优孰劣的问题,争论已经很多年了。一直也没有结论,毕竟每个人的喜好和习惯是大不相同的。我也看
SQL-小白最佳入门sql查询一
不要偷偷的查询我的个人资料,即使你再喜欢我,也不要这样,真的不好;
项目中的if else太多了,该怎么重构?
介绍 最近跟着公司的大佬开发了一款IM系统,类似QQ和微信哈,就是聊天软件。我们有一部分业务逻辑是这样的 if (msgType = "文本") { // dosomething } else if(msgType = "图片") { // doshomething } else if(msgType = "视频") { // doshomething } else { // doshom...
致 Python 初学者
欢迎来到“Python进阶”专栏!来到这里的每一位同学,应该大致上学习了很多 Python 的基础知识,正在努力成长的过程中。在此期间,一定遇到了很多的困惑,对未来的学习方向感到迷茫。我非常理解你们所面临的处境。我从2007年开始接触 python 这门编程语言,从2009年开始单一使用 python 应对所有的开发工作,直至今天。回顾自己的学习过程,也曾经遇到过无数的困难,也曾经迷茫过、困惑过。开办这个专栏,正是为了帮助像我当年一样困惑的 Python 初学者走出困境、快速成长。希望我的经验能真正帮到你
“狗屁不通文章生成器”登顶GitHub热榜,分分钟写出万字形式主义大作
一、垃圾文字生成器介绍 最近在浏览GitHub的时候,发现了这样一个骨骼清奇的雷人项目,而且热度还特别高。 项目中文名:狗屁不通文章生成器 项目英文名:BullshitGenerator 根据作者的介绍,他是偶尔需要一些中文文字用于GUI开发时测试文本渲染,因此开发了这个废话生成器。但由于生成的废话实在是太过富于哲理,所以最近已经被小伙伴们给玩坏了。 他的文风可能是这样的: 你发现,...
程序员:我终于知道post和get的区别
是一个老生常谈的话题,然而随着不断的学习,对于以前的认识有很多误区,所以还是需要不断地总结的,学而时习之,不亦说乎
《程序人生》系列-这个程序员只用了20行代码就拿了冠军
你知道的越多,你不知道的越多 点赞再看,养成习惯GitHub上已经开源https://github.com/JavaFamily,有一线大厂面试点脑图,欢迎Star和完善 前言 这一期不算《吊打面试官》系列的,所有没前言我直接开始。 絮叨 本来应该是没有这期的,看过我上期的小伙伴应该是知道的嘛,双十一比较忙嘛,要值班又要去帮忙拍摄年会的视频素材,还得搞个程序员一天的Vlog,还要写BU...
相关热词 c# 输入ip c# 乱码 报表 c#选择结构应用基本算法 c# 收到udp包后回包 c#oracle 头文件 c# 序列化对象 自定义 c# tcp 心跳 c# ice连接服务端 c# md5 解密 c# 文字导航控件
立即提问