请教一个关于ISE仿真的问题

仿真程序写好了，但点击仿真会跳出来这个？到底是为什么？麻烦讲的详细一点

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除
收藏举报

3条回答默认最新

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
老许要老婆么 2018-02-23 00:57
关注
我没看到代码，但是我从错误提示中看到让你修改一个东西在菜单里的 preferences 下面选择 Integrate Tools 然后让你选中 ModelSim 还是什么！！！
PS:本人英语垃圾中的垃圾，翻译错误请见谅

解决无用
评论打赏
分享
举报

评论

按下Enter换行，Ctrl+Enter发表内容

报告相同问题？

关注问题

FPGA中使用ISE软件编写程序发现报错找不到原因，如何解决？ fpga开发
2022-04-09 18:17

回答 1 已采纳模块端口语法错误把21行左括号右边的全删掉，要留下左括号把24行的逗号换成右括号
进行虚拟功能仿真
2016-04-27 08:42

回答 2 已采纳 By the time the compiler has selected func (this *A) Do() { the enclosing B is gone, no longer acc
求助帖！ISE软件的FPGA editor怎么用？
2018-11-26 10:41

回答 1 已采纳 https://download.csdn.net/download/u010651546/9682065 https://download.csdn.net/download/fcc2008/10
ISE关联仿真库遇到secureip出错怎么办？(附答案）
2020-03-17 15:14

MDYFPGA的博客本文为明德扬原创文章，转载请注明出处！...有的同学在官方论坛中反映，按照上面文章中安装教程进行操作的时候会遇到一个问题，在进行仿真库关联的过程中，有可能会出现如下图所示的错误：Warning：…(vopt-266...
VHDL，ISE设计16位运算器，求代码注释？开发语言
2020-06-19 12:22

回答 1 已采纳 IF(ENABLED = '1') THEN--初始化 FINISHED --ADD Y --SUB int_Y := int_A - int_B; if(int_Y = 0) the
刚学verilog编程序有个问题问下
2017-12-16 01:47

回答 2 已采纳应该是不会，因为虽然两次取反，但是vhdl里这个其实构成一个完整的逻辑表达式，用对应的门电路连接，最终输出是不受影响的。
u Calculate e问题怎么写代码呢 golang
2018-10-29 13:28

回答 1 已采纳 https://blog.csdn.net/fastkeeper/article/details/39083995
modelsim仿真后无响应并闪退（初学者易犯的错误）
2024-03-24 23:59

m0_74885104的博客笔者犯了两个初学者会犯的低级错误，一是在功能实现文件里用了for循环；二是在初始化变量i时仅初始化为了一位二进制。故程序一直执行for循环无法出去，modelsim仿真后崩溃闪退。在网上查到的类似情况是modelsim会有...
QT各个子窗口拉伸，一个子窗口拉伸另一个相应的缩小
2018-06-21 07:05

回答 1 已采纳在Qt中一般使用Dock的方法实现，在MainWindow中，可以使用addDockWidget(Qt::RightDockWidgetArea, pDockRight) 方法添加dock。
There was an unexpected error java maven
2022-06-14 15:11

回答 1 已采纳这个问题需要调试，很多时候不是代码问题
Xilinx FPGA的DDR3 MIG 反馈信号app_rdy恒为低电平0 向大咖问开源嵌入式硬件
2021-07-05 14:30

回答 3 已采纳 app_rdy 为低，一般是当前地址写 FIFO 失败。恒定保持 0 状态就不对了。这需要查看 init_calib_complete 这个信号，正常上电时 init_calib_complete
CXD301：ModelSim写仿真数据到文件
2018-07-31 21:51

杜勇老师的博客请教个问题，在测试《数字滤波器的MATLAB与FPGA实现》书中E4_7_FIRSERIAL例程发现ISE与Modelsim仿真后，E4_7_Sou文本中没有数据，为空文本，见附件图片，Modelsim中是有数据输出的，还请详解，我是新手，还不知道...
Radius协议中shared secret到底是怎样的存在，该怎么处理这个共享秘钥
2017-05-17 06:05

回答 1 已采纳我想这里的不在网上传递可能是他的翻译问题，应该是不在网上流通，就是保密的意思，每次发生的radius请求都会要求附带这个共享秘钥的，这个共享秘钥我认为可以是任何字段。radius服务器对这个共享秘钥进
FPGA开发之问题一
2014-08-26 18:54

Snail_Walker的博客 1、问：请教控制 XST 插入 buffer 的方法答：1、用 buffer_type 约束。...2、问：ISE 软件中给出的综合报告与静态时序分析报告中都含有工作频率，请问哪一个是 FPGA 能够实际工作的频率？答：经
FPGA学习记录一
2017-06-17 20:16

时间看得见的博客下午来，调试放大板子，折腾半天，问题还是没有解决，有点心累。飞了几根线，但还是不行，实在没信心去做了。所以还是来学习FPGA吧，这个不那么让人伤心。串口Uart的测试。需要建立多个测试文本程序，后面又去弄...
数字IC设计入门方法与资料大全
2020-08-30 14:24

淡淡人生如梦的博客文章目录文章目录0....在公司可以直接向前辈请教，他们能帮你解决大部分问题，EDA 工具问题可以看帮助文档，可以找EDA部门支持，可以去厂商的论坛搜索和提问，当然也可以找厂商的技术支持帮解决。
【采坑专栏】【错误记录】起系统
2022-09-02 10:40

飞行的香蕉的博客大多是编写出了下面这样的烂代码：一个信号被两个数据源驱动也就是，一个寄存器两次赋值这个错误是因为对于同一个信号，在不同的地方给它赋值。比如在两个always块中给同一个信号赋值。但是要注意，综合报错的位置...
EDACN 论坛Xilinx 版帖子汇总
2016-06-15 09:00

qijitao的博客 C）搞定了，下载板的问题，有一个电容太大了，换掉就OK 了 D）电缆检测到的信号和器件的型号不匹配碰到这种问题最烦了，只好试了 1。换一个原装电缆 2。改一下并口的模式 3。TMS，TDI,TCK 加一下上拉 E）主要是...
FPGA中如何实现双边沿采样？
2019-08-10 18:17

李锐博恩的博客首先肯定不能在一个always块内用一个时钟的上下边沿，如下： always@(posedge clk or negedge clk) begin ... ... ... end 这种典型的错误原因是FPGA内部（并不仅仅是FPGA）没有这种结构的触发器。之前也写过...
Q&A：filter-CIC滤波器参数设计
2019-07-06 09:10

杜勇老师的博客我是一个刚接触滤波器和卫星信号解调的工程人员，前一段时间购买了由你主笔出版的《数字滤波器的Matlab与FPGA实现》一书，对我有很大的启发和帮助。现在我有一些问题想向你请教，希望你能百忙之中抽出宝贵的时间...
没有解决我的问题, 去提问

悬赏问题

¥15 Arduino红外遥控代码有问题
¥15 数值计算离散正交多项式
¥30 数值计算均差系数编程
¥15 redis-full-check比较两个集群的数据出错
¥15 Matlab编程问题
¥15 训练的多模态特征融合模型准确度很低怎么办
¥15 kylin启动报错log4j类冲突
¥15 超声波模块测距控制点灯，灯的闪烁很不稳定，经过调试发现测的距离偏大
¥15 import arcpy出现importing _arcgisscripting 找不到相关程序
¥15 onvif+openssl，vs2022编译openssl64

请教一个关于ISE仿真的问题

3条回答 默认 最新

悬赏问题

3条回答默认最新