仿真程序写好了，但点击仿真会跳出来这个？到底是为什么？
麻烦讲的详细一点
请教一个关于ISE仿真的问题
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
3条回答
老许要老婆么 2018-02-23 00:57关注我没看到代码，但是我从错误提示中看到 让你修改一个东西 在菜单里的 preferences 下面选择 Integrate Tools 然后让你选中 ModelSim 还是什么！！！
PS:本人英语垃圾中的垃圾，翻译错误请见谅解决 无用评论 打赏举报 分享
- 2022-04-09 18:17回答 1 已采纳 模块端口语法错误把21行左括号右边的全删掉，要留下左括号把24行的逗号换成右括号
- 2016-04-27 08:42回答 2 已采纳 By the time the compiler has selected func (this *A) Do() { the enclosing B is gone, no longer acc
- 2018-11-26 10:41回答 1 已采纳 https://download.csdn.net/download/u010651546/9682065 https://download.csdn.net/download/fcc2008/10
- 2020-03-17 15:14MDYFPGA的博客 本文为明德扬原创文章，转载请注明出处！...有的同学在官方论坛中反映，按照上面文章中安装教程进行操作的时候会遇到一个问题，在进行仿真库关联的过程中，有可能会出现如下图所示的错误：Warning：…(vopt-266...
- 2020-06-19 12:22回答 1 已采纳 IF(ENABLED = '1') THEN--初始化 FINISHED --ADD Y --SUB int_Y := int_A - int_B; if(int_Y = 0) the
- 2017-12-16 01:47回答 2 已采纳 应该是不会，因为虽然两次取反，但是vhdl里这个其实构成一个完整的逻辑表达式，用对应的门电路连接，最终输出是不受影响的。
- 2018-10-29 13:28回答 1 已采纳 https://blog.csdn.net/fastkeeper/article/details/39083995
- 2024-03-24 23:59m0_74885104的博客 笔者犯了两个初学者会犯的低级错误，一是在功能实现文件里用了for循环；二是在初始化变量i时仅初始化为了一位二进制。故程序一直执行for循环无法出去，modelsim仿真后崩溃闪退。在网上查到的类似情况是modelsim会有...
- 2018-06-21 07:05回答 1 已采纳 在Qt中一般使用Dock的方法实现， 在MainWindow中， 可以使用addDockWidget(Qt::RightDockWidgetArea, pDockRight) 方法添加dock。
- 2022-06-14 15:11回答 1 已采纳 这个问题需要调试，很多时候不是代码问题
- 2021-07-05 14:30回答 3 已采纳 app_rdy 为低，一般是当前地址写 FIFO 失败。恒定保持 0 状态就不对了。这需要查看 init_calib_complete 这个信号，正常上电时 init_calib_complete
- 2018-07-31 21:51杜勇老师的博客 请教个问题，在测试《数字滤波器的MATLAB与FPGA实现》书中E4_7_FIRSERIAL例程发现ISE与Modelsim仿真后，E4_7_Sou文本中没有数据，为空文本，见附件图片，Modelsim中是有数据输出的，还请详解，我是新手，还不知道...
- 2017-05-17 06:05回答 1 已采纳 我想这里的不在网上传递可能是他的翻译问题，应该是不在网上流通，就是保密的意思，每次发生的radius请求都会要求附带这个共享秘钥的，这个共享秘钥我认为可以是任何字段。radius服务器对这个共享秘钥进
- 2014-08-26 18:54Snail_Walker的博客 1、问 ：请教控制 XST 插入 buffer 的方法 答 ：1、用 buffer_type 约束。...2、问 ：ISE 软件中给出的综合报告与静态时序分析报告中都含有工作频率，请问哪一个是 FPGA 能够实际工作 的频率？ 答 ：经
- 2017-06-17 20:16时间看得见的博客 下午来，调试放大板子，折腾半天，问题还是没有解决，有点心累。飞了几根线，但还是不行，实在没信心去做了。所以还是来学习FPGA吧，这个不那么让人伤心。 串口Uart的测试。需要建立多个测试文本程序，后面又去弄...
- 2020-08-30 14:24淡淡人生如梦的博客 文章目录 文章目录0....在公司可以直接向前辈请教，他们能帮你解决大部分问题，EDA 工具问题可以看帮助文档，可以找EDA部门支持，可以去厂商的论坛搜索和提问，当然也可以找厂商的技术支持帮解决。
- 2022-09-02 10:40飞行的香蕉的博客 大多是编写出了下面这样的烂代码：一个信号被两个数据源驱动 也就是，一个寄存器两次赋值 这个错误是因为对于同一个信号，在不同的地方给它赋值。比如在两个always块中给同一个信号赋值。但是要注意，综合报错的位置...
- 2016-06-15 09:00qijitao的博客 C）搞定了，下载板的问题，有一个电容太大了，换掉就OK 了 D）电缆检测到的信号和器件的型号不匹配碰到这种问题最烦了，只好试了 1。换一个原装电缆 2。改一下并口的模式 3。TMS，TDI,TCK 加一下上拉 E）主要是...
- 2019-08-10 18:17李锐博恩的博客 首先肯定不能在一个always块内用一个时钟的上下边沿，如下： always@(posedge clk or negedge clk) begin ... ... ... end 这种典型的错误原因是FPGA内部（并不仅仅是FPGA）没有这种结构的触发器。之前也写过...
- 2019-07-06 09:10杜勇老师的博客 我是一个刚接触滤波器和卫星信号解调的工程人员，前一段时间购买了由你主笔出版的《数字滤波器的Matlab与FPGA实现》一书，对我有很大的启发和帮助。 现在我有一些问题想向你请教，希望你能百忙之中抽出宝贵的时间...
- 没有解决我的问题, 去提问
