Verilog锁存器,锁存6组数据后为什么读取时第一组数据为什么是锁存的第二组数据? 5C

/* en为使能端,get为锁存/显示数据按键,rst为置零按键 */
module suocun(

en,get,rst,
s1_1,s2_1,s3_1,s1_2,s2_2,s3_2,

key,
n1_1,n2_1,n3_1,n1_2,n2_2,n3_2

);

input en,get,rst;
input [3:0] s1_1,s2_1,s3_1,s1_2,s2_2,s3_2;

output reg key;
output reg[3:0] n1_1,n2_1,n3_1,n1_2,n2_2,n3_2;

reg[2:0] cnt1;
reg[2:0] cnt2;

reg[3:0] data1_1_1,data1_1_2,data1_2_1,data1_2_2,data1_3_1,data1_3_2;
reg[3:0] data2_1_1,data2_1_2,data2_2_1,data2_2_2,data2_3_1,data2_3_2;
reg[3:0] data3_1_1,data3_1_2,data3_2_1,data3_2_2,data3_3_1,data3_3_2;
reg[3:0] data4_1_1,data4_1_2,data4_2_1,data4_2_2,data4_3_1,data4_3_2;
reg[3:0] data5_1_1,data5_1_2,data5_2_1,data5_2_2,data5_3_1,data5_3_2;
reg[3:0] data6_1_1,data6_1_2,data6_2_1,data6_2_2,data6_3_1,data6_3_2;

always @(posedge get or negedge rst)
begin
if(!rst)
begin
cnt1<=3'd0;
cnt2<=3'd0;
end
else
begin
if(en)
begin
if(cnt1==3'd7)
cnt1<=3'd0;
else
cnt1<=cnt1+1'b1;
end
else
begin
if(cnt2==3'd7)
cnt2<=3'd0;
else
cnt2<=cnt2+1'b1;
end
end
end

always @(*)
begin
if(!rst)
begin
data1_1_1<=0;data1_1_2<=0;data1_2_1<=0;data1_2_2<=0;data1_3_1<=0;data1_3_2<=0;
data2_1_1<=0;data2_1_2<=0;data2_2_1<=0;data2_2_2<=0;data2_3_1<=0;data2_3_2<=0;
data3_1_1<=0;data3_1_2<=0;data3_2_1<=0;data3_2_2<=0;data3_3_1<=0;data3_3_2<=0;
data4_1_1<=0;data4_1_2<=0;data4_2_1<=0;data4_2_2<=0;data4_3_1<=0;data4_3_2<=0;
data5_1_1<=0;data5_1_2<=0;data5_2_1<=0;data5_2_2<=0;data5_3_1<=0;data5_3_2<=0;
data6_1_1<=0;data6_1_2<=0;data6_2_1<=0;data6_2_2<=0;data6_3_1<=0;data6_3_2<=0;
end
else
begin
if(en)
begin
case(cnt1)
3'd1:
begin
data1_1_1<=s1_1;data1_1_2<=s1_2;data1_2_1<=s2_1;
data1_2_2<=s2_2;data1_3_1<=s3_1;data1_3_2<=s3_2;
end
3'd2:
begin
data2_1_1<=s1_1;data2_1_2<=s1_2;data2_2_1<=s2_1;
data2_2_2<=s2_2;data2_3_1<=s3_1;data2_3_2<=s3_2;
end
3'd3:
begin
data3_1_1<=s1_1;data3_1_2<=s1_2;data3_2_1<=s2_1;
data3_2_2<=s2_2;data3_3_1<=s3_1;data3_3_2<=s3_2;
end
3'd4:
begin
data4_1_1<=s1_1;data4_1_2<=s1_2;data4_2_1<=s2_1;
data4_2_2<=s2_2;data4_3_1<=s3_1;data4_3_2<=s3_2;
end
3'd5:
begin
data5_1_1<=s1_1;data5_1_2<=s1_2;data5_2_1<=s2_1;
data5_2_2<=s2_2;data5_3_1<=s3_1;data5_3_2<=s3_2;
end
3'd6:
begin
data6_1_1<=s1_1;data6_1_2<=s1_2;data6_2_1<=s2_1;
data6_2_2<=s2_2;data6_3_1<=s3_1;data6_3_2<=s3_2;
end
default: ;
endcase
end
end
end

always @(*)
begin
if(!en)
begin
case(cnt2)
3'd1:
begin
n1_1<=data1_1_1;n1_2<=data1_1_2;n2_1<=data1_2_1;
n2_2<=data1_2_2;n3_1<=data1_3_1;n3_2<=data1_3_2;
end
3'd2:
begin
n1_1<=data2_1_1;n1_2<=data2_1_2;n2_1<=data2_2_1;
n2_2<=data2_2_2;n3_1<=data2_3_1;n3_2<=data2_3_2;
end
3'd3:
begin
n1_1<=data3_1_1;n1_2<=data3_1_2;n2_1<=data3_2_1;
n2_2<=data3_2_2;n3_1<=data3_3_1;n3_2<=data3_3_2;
end
3'd4:
begin
n1_1<=data4_1_1;n1_2<=data4_1_2;n2_1<=data4_2_1;
n2_2<=data4_2_2;n3_1<=data4_3_1;n3_2<=data4_3_2;
end
3'd5:
begin
n1_1<=data5_1_1;n1_2<=data5_1_2;n2_1<=data5_2_1;
n2_2<=data5_2_2;n3_1<=data5_3_1;n3_2<=data5_3_2;
end
3'd6:
begin
n1_1<=data6_1_1;n1_2<=data5_1_2;n2_1<=data6_2_1;
n2_2<=data6_2_2;n3_1<=data5_3_1;n3_2<=data6_3_2;
end
default:
begin
n1_1<=s1_1;n1_2<=s1_2;n2_1<=s2_1;
n2_2<=s2_2;n3_1<=s3_1;n3_2<=s3_2;
end
endcase
end
else
begin
n1_1<=s1_1;n1_2<=s1_2;n2_1<=s2_1;
n2_2<=s2_2;n3_1<=s3_1;n3_2<=s3_2;
end
end

always @(*)
begin
if(cnt1==3'd5 || cnt2==3'd6)
key=1'd1;
else
key=1'd0;
end

endmodule

1个回答

Csdn user default icon
上传中...
上传图片
插入图片
抄袭、复制答案,以达到刷声望分或其他目的的行为,在CSDN问答是严格禁止的,一经发现立刻封号。是时候展现真正的技术了!
其他相关推荐
求四选一数据选择器级联成八选一数据选择器verilog代码,急求!!!!!!!

求四选一数据选择器级联成八选一数据选择器verilog代码,急求!!!!!!! 求四位比较器级联成八位比较器verilog代码,急求!!!!!!!

Verilog中非阻塞赋值会使数据延时一个clock的疑惑?

``` `timescale 1ns/1ps module freq (); reg clk_250 = 1'b0 ; reg rst = 1'b1 ; reg [6 : 0] cnt = 7'd0 ; reg valid = 1'b0 ; reg [2 : 0] valid_cnt = 3'd0 ; parameter PERIOD_250 = 4 ; //产生250MHZ时钟 initial begin clk_250 = 0; forever #(PERIOD_250/2) clk_250 = ~clk_250; end initial begin #8 rst = 1'b0 ; end always @ ( posedge clk_250 ) begin if( rst == 1) cnt <= 8'b0000_0000 ; else begin if( cnt == 8'd100 ) cnt <= 8'd1 ; else cnt <= cnt + 8'b1; end end always @ ( posedge clk_250 ) begin if( rst == 1'b1 ) valid_cnt <= 3'd0 ; else begin if( valid_cnt == 3'd6) valid_cnt <= 3'd1; else valid_cnt <= valid_cnt + 3'd1; end end always @ ( posedge clk_250 ) begin if( rst == 1) valid <= 1'b0 ; else begin if( valid_cnt == 1) valid <= 1'd1; else valid <= 1'd0; end end endmodule ``` 上面代码想实现的是1到100的数据进行循环。并且有一个valid信号标志有效位,每6个数据有一个valid信号。下面是我用modelsim仿真得到的仿真图。![图片说明](https://img-ask.csdn.net/upload/201705/21/1495381056_762071.png) 自己认为的仿真图应该是下面这样。![图片说明](https://img-ask.csdn.net/upload/201705/21/1495381097_699379.png) 非阻塞赋值的结果要在下一个clock的上升沿才能得出。也就是需要延迟一个clock。仿真图里面感觉就有点自相矛盾。在生成cnt信号和valid-cnt 信号时直接在当前的clock就产生数据。然而产生valid信号时却是在下一个时钟产生的。 自己接触verilog时间不常工作需要,所以必须要把这个点弄会。总结上面的问题,其实就一个,非阻塞赋值会使得到的数据延时一个clock吗?如果是如何解释cnt和valid-cnt信号的生成。如果不延时一个clock那么valid信号为什么在下一clock才得出结果。希望能够得到专业的回答!!!毕竟我写了这么多又做了这么多的工作。

Verilog HDL 为什么会说数据流描述也是一种行为描述

陈赜主编的《CPLD/FPGA与ASIC设计实践教程》一书中,刚开始说的描述方式有四种,即结构描述,数据流描述,行为描述以及三者混合方式,,但是在第五章行为描述中又讲到数据流描述也是行为描述,将数据流描述和行为描述统称为行为描述。。请问这数据流和行为描述到底有什么关系,对于后者的说法该怎么理解,,请大家共同讨论

c++ 读取verilog文件 求助

c++要怎么读取一个verilog文件? 求大神 然后在linux中用这种命令 ./a.out < filename a.out 是编译产生的文件(也可能用a.exe), filename是一个verilog文件。 c++要怎么写?求大神

verilog使用串口调试助手发送数据处理后接受,出现如下问题?

要求:经串口调试助手发送6个数后对这6个数进行排序,再在调试助手接收端显示排完序的数据 代码如下: ``` module cal( input clk, input rxf, input txe, input key, input[7:0] datain, output reg[7:0] dataout, output over, output reg wr, output reg rd, output reg SI ); reg [24:0]sample; reg sig_r0; reg sig_r1; wire rst; reg clear_key; reg last_key; reg [7:0] memo[5:0]; integer i,j,m,n; reg [4:0]state; reg [7:0]buffer; reg div_clk; reg div_clk2; initial begin state <= 0; wr <= 0; rd <= 1; SI <= 1; end task exchange( inout[7:0] x,y ); reg[7:0] temp; begin if(x<y) begin temp=x; x=y; y=temp; end end endtask always @(posedge clk) begin div_clk <= ~div_clk; end always @(posedge div_clk) begin div_clk2 <= ~div_clk2; end always @(posedge div_clk2) begin if(sample==120000) begin last_key <= key; sample <= 0; if(last_key == key) begin clear_key <= key; end end else sample <= sample+1; end always @ (posedge div_clk2) begin sig_r0 <= clear_key; sig_r1 <= sig_r0; end assign rst = sig_r1 & (~sig_r0); always @(posedge div_clk2) if(rst) begin i=0; j=0; m=0; n=0; end else begin case(state) 5'd0: begin if(rxf == 0)begin rd <= 0; state <= 1; end end 5'd1: begin if(m<6) begin memo[m] <= datain ; m=m+1; state <= 1; end else begin rd <= 1; state <= 2; end end 5'd2: begin if(txe == 0)begin if(i==6) begin i=6; dataout <= memo[n]; n=n+1; wr <= 1; state <= 5'd3; end end if(i<6) for(i=0;i<6;i=i+1) begin for(j=0;j<5-i;j=j+1) exchange(memo[j+1],memo[j]); end end 5'd3: begin if(n<6)begin wr <= 0; state <= 5'd2; end else begin wr <= 0; state <= 5'd4; end end 5'd4: begin SI <= 0; state <= 5'd5; end 5'd5: begin SI <= 1; state <= 5'd0; end default:state <= 0; endcase end assign data = (state==5'd3)?dataout:8'bzzzz_zzzz; endmodule ``` 烧录运行结果如下: ![图片说明](https://img-ask.csdn.net/upload/201905/25/1558782819_12133.png) 本人初学者,求大神指点错误

用verilog语言设计一个方波产生器

用verilog语言设计一个方波产生器,并进行功能验证和时序验证

VerilogHDL设计一个四位简单计数器

使用VerilogHDL设计一个四位简单计数器,要求PS2键盘输入,四位数码管显示运算结果,且可以下载在BASYS2板子上验证。。。有案例可以参考一下吗

关于时序加法器的设计,是采用寄存器对之前的数据记录再运算吗,求具体思路?

组合逻辑的加法器大概了解,时序逻辑的加法器不知道怎么设计,希望大家帮助,谢谢

用VerilogHDL 写一个A算术逻辑运算器ALU

算术逻辑运算单元 ALU 是计算机组成中不可缺少的部件,CPU 指令系统中运算类指令都由 ALU 来支持。 要求设计一个具有 3 种算术运算和 3种逻辑运算的 8 位 ALU,完成它的上板验证。 主要就是代码的问题 没学过Verilog 不知道要咋写这个东西

用VHDL或Verilog语言设计RS232接口数据转发协议

将8位并行数据转发为RS232协议的串口数据发送出去 协议要求: (1) 波特率:4800/ 9600/19200/38400可选 (2) 8位数据位,1位停止位,偶校验可选 给定实体 entity rs232 port ( clk: in std_logic; -- 16MHz输入时钟 rdy: in std_logic; --数据准备好信号, 1个时钟周期的正脉冲 data: in std_logic_vector(7 downto 0); --要发送的并行数据 bps: in std_logic_vector(1 downto 0); --波特率设置 -- 00:4800bps 01:9600 10:19200 11:38400 parity : in std_logic; --奇偶校验控制,0:奇校验 1:偶校验 d_out: out std_logic); --串行数据输出 end rs232;

verilog写的分频器代码的含义

module clk_div(clk,clr,a,b,z,mclk); input clk,clr,a,b; output reg z; output reg mclk; reg [31:0] count; always@(posedge clk) begin if(clr) begin count <= 0; mclk <= 0; end else if(count == 4) begin count <= 0; mclk <= ~mclk; end else count <= count+1; end always@(posedge mclk or posedge clr) begin if(clr) // 如果用同步时序电路,这里的clr改为clr0,与分频always块语句里的clr区分开来 z <= 0; else z <= a&b; end endmodule 为什么count定义为count[31:0],寄存器一定要用分频器么,分频器什么作用 并求解释一下每行代码的含义,并且这段代码的作用,

verilog语言关于memory的问题

写了一个关于buffer来输入输出的代码。 完善的功能是先给buffer里面输入6个4-bit的数值,然后在一次串行输出这6个4-bit的值。 定义reg[3:0] buffer[0:5]以后,输入为int,输出为out。 如果向往里面输入是 buffer[0][3:0]<=int; buffer[1][3:0]<=int; ... ... ... 输出为out<=buffer[4][3:0] 是这样写吗?才接触verilog,求大神解答,靴靴!

新手Verilog问题,4路输入1路输出,4个输入任意一个只要出现上升沿,输出就翻转

我用的vivado试了几次都有错误,只需要这一部分的verilog代码

用verilog写出来的计数器,编译成功,但是为什么在仿真时输出有7ns延时?

![图片说明](https://img-ask.csdn.net/upload/201907/09/1562649563_994806.png) 计数器代码 ``` ``` ![图片说明](https://img-ask.csdn.net/upload/201907/09/1562649621_805592.png) testbench ![图片说明](https://img-ask.csdn.net/upload/201907/09/1562649681_983988.png) 仿真时可以看到,dout变为0并不是在rst的第一个下降沿,后面每次dout计数也不是在clk上升沿,而是有一个7ns的延时 ![图片说明](https://img-ask.csdn.net/upload/201907/09/1562649796_648098.png) 求大佬帮忙看看问题所在

verilog4位加法器仿真

v程序为module add_4(X,Y,sum,C); input[3:0] X,Y; output[3:0] sum; output C; assign {C, Sum }=X+Y; endmodule 要使用modelsim仿真,生成的vt文件应该怎么修改? `timescale 1 ps/ 1 ps module add_4_vlg_tst(); // constants // general purpose registers // test vector input registers reg clk; reg [3:0] X; reg [3:0] Y; // wires wire C; wire [3:0] sum; // assign statements (if any) add_4 i1 ( // port map - connection between master ports and signals/registers .C(C), .X(X), .Y(Y), .sum(sum) ); initial begin // code that executes only once // insert code here --> begin // --> end $display("Running testbench"); end always // optional sensitivity list // @(event1 or event2 or .... eventn) begin // code executes for every event on sensitivity list // insert code here --> begin // --> end end endmodule

加法器 触发器 8位加法,并行输出

讨论使用1位全加器(只能用1个)及锁存器或触发器,实现8位加法,要求并行输出并有数据有效指示。(时钟输入 可选1kHZ-50MHZ)。 要求给出电路原理图或Verilog-HDL代码,要求仿真并给出仿真结果。 基础差,有大神可以帮忙吗?

Verilog三六九分频计数器拓展

3分频计数器:每当输入信号保持三个周期的高电平时在输出端输出一个周期高电平信号,拓展:六个周期,九个周期 求大致思路以及Verilog代码

有关状态机的Verilog代码

我的状态机代码和test代码分别如下: module transformation (a,b,s,clk,S,C,X); input a,b,s,clk; output S,C,X; reg S,C,X; always @ (posedge clk) case(s) 0:if(a==1&b==1)begin S<=1; C<=0; end else if(a==0&b==0)begin S<=5; C<=1; end else begin S<=s; X<=1; end 1:if(a==1&b==0)begin S<=4; C<=1; end else if(a==0&b==1)begin S<=3; C<=0; end else begin S<=s; X<=1; end 2:if(a==0&b==0) begin S<=1; C<=1; end else if(a==1&b==0)begin S<=5; C<=0; end else begin S<=s; X<=1; end 3:if(a==0&b==0) begin S<=2; C<=0; end else if(a==1&b==0) begin S<=4; C<=1; end else begin S<=s; X<=1; end 4:if(a==1&b==0) begin S<=3; C<=0; end else if(a==0&b==1) begin S<=5; C<=1; end else begin S<=s; X<=1; end 5:if(a==0&b==0)begin S<=5; C<=0; end else if(a==1&b==0)begin S<=0; C<=1; end else begin S<=s; X<=1; end endcase endmodule 和 module test(); reg a,b,C,X,clk; reg [0:2] s,S; initial begin clk=0; a=0; b=0; s=0; S=6; X=0; end always #10 a=~a; always #5 b=~b; always #5 clk=~clk; always @ (posedge clk) begin X<=0; if(S==6) ; else begin s<=S; end transformationT1( .a(a), .b(b), .s(s), .clk(clk), .S(S), .C(C), .X(X) ); end endmodule 仿真后发现全部都是高阻,这是为什么啊?要怎么改呢?

verilog实现冒泡排序,大致的代码框架说明~~

使用verilog实现冒泡排序:输入使用ram1,排序结果输出到ram2. 接口说明 输入: 时钟 (wire[0:0]) 待排序内存数据 (wire[11:0]) 排序启动标志 (wire[0:0]) 输出: 待排序内存地址 (reg[10:0]) 排序内存写使能 (reg[0:0]) 排序内存地址 (reg[10:0]) 排序内存数据 (reg[11:0]) 排序完成标志 (reg[0:0]) 大概原理: 从ram1中读取数据,找到最小值与最小值个数,然后存储到ram2中,存储依次最小值 为一趟排序,知道ram2被排满。希望得到大体的代码框架流程~~ 谢谢~~~

在中国程序员是青春饭吗?

今年,我也32了 ,为了不给大家误导,咨询了猎头、圈内好友,以及年过35岁的几位老程序员……舍了老脸去揭人家伤疤……希望能给大家以帮助,记得帮我点赞哦。 目录: 你以为的人生 一次又一次的伤害 猎头界的真相 如何应对互联网行业的「中年危机」 一、你以为的人生 刚入行时,拿着傲人的工资,想着好好干,以为我们的人生是这样的: 等真到了那一天,你会发现,你的人生很可能是这样的: ...

程序员请照顾好自己,周末病魔差点一套带走我。

程序员在一个周末的时间,得了重病,差点当场去世,还好及时挽救回来了。

Java基础知识面试题(2020最新版)

文章目录Java概述何为编程什么是Javajdk1.5之后的三大版本JVM、JRE和JDK的关系什么是跨平台性?原理是什么Java语言有哪些特点什么是字节码?采用字节码的最大好处是什么什么是Java程序的主类?应用程序和小程序的主类有何不同?Java应用程序与小程序之间有那些差别?Java和C++的区别Oracle JDK 和 OpenJDK 的对比基础语法数据类型Java有哪些数据类型switc...

和黑客斗争的 6 天!

互联网公司工作,很难避免不和黑客们打交道,我呆过的两家互联网公司,几乎每月每天每分钟都有黑客在公司网站上扫描。有的是寻找 Sql 注入的缺口,有的是寻找线上服务器可能存在的漏洞,大部分都...

Intellij IDEA 实用插件安利

1. 前言从2020 年 JVM 生态报告解读 可以看出Intellij IDEA 目前已经稳坐 Java IDE 头把交椅。而且统计得出付费用户已经超过了八成(国外统计)。IDEA 的...

搜狗输入法也在挑战国人的智商!

故事总是一个接着一个到来...上周写完《鲁大师已经彻底沦为一款垃圾流氓软件!》这篇文章之后,鲁大师的市场工作人员就找到了我,希望把这篇文章删除掉。经过一番沟通我先把这篇文章从公号中删除了...

总结了 150 余个神奇网站,你不来瞅瞅吗?

原博客再更新,可能就没了,之后将持续更新本篇博客。

副业收入是我做程序媛的3倍,工作外的B面人生是怎样的?

提到“程序员”,多数人脑海里首先想到的大约是:为人木讷、薪水超高、工作枯燥…… 然而,当离开工作岗位,撕去层层标签,脱下“程序员”这身外套,有的人生动又有趣,马上展现出了完全不同的A/B面人生! 不论是简单的爱好,还是正经的副业,他们都干得同样出色。偶尔,还能和程序员的特质结合,产生奇妙的“化学反应”。 @Charlotte:平日素颜示人,周末美妆博主 大家都以为程序媛也个个不修边幅,但我们也许...

MySQL数据库面试题(2020最新版)

文章目录数据库基础知识为什么要使用数据库什么是SQL?什么是MySQL?数据库三大范式是什么mysql有关权限的表都有哪几个MySQL的binlog有有几种录入格式?分别有什么区别?数据类型mysql有哪些数据类型引擎MySQL存储引擎MyISAM与InnoDB区别MyISAM索引与InnoDB索引的区别?InnoDB引擎的4大特性存储引擎选择索引什么是索引?索引有哪些优缺点?索引使用场景(重点)...

如果你是老板,你会不会踢了这样的员工?

有个好朋友ZS,是技术总监,昨天问我:“有一个老下属,跟了我很多年,做事勤勤恳恳,主动性也很好。但随着公司的发展,他的进步速度,跟不上团队的步伐了,有点...

我入职阿里后,才知道原来简历这么写

私下里,有不少读者问我:“二哥,如何才能写出一份专业的技术简历呢?我总感觉自己写的简历太烂了,所以投了无数份,都石沉大海了。”说实话,我自己好多年没有写过简历了,但我认识的一个同行,他在阿里,给我说了一些他当年写简历的方法论,我感觉太牛逼了,实在是忍不住,就分享了出来,希望能够帮助到你。 01、简历的本质 作为简历的撰写者,你必须要搞清楚一点,简历的本质是什么,它就是为了来销售你的价值主张的。往深...

魂迁光刻,梦绕芯片,中芯国际终获ASML大型光刻机

据羊城晚报报道,近日中芯国际从荷兰进口的一台大型光刻机,顺利通过深圳出口加工区场站两道闸口进入厂区,中芯国际发表公告称该光刻机并非此前盛传的EUV光刻机,主要用于企业复工复产后的生产线扩容。 我们知道EUV主要用于7nm及以下制程的芯片制造,光刻机作为集成电路制造中最关键的设备,对芯片制作工艺有着决定性的影响,被誉为“超精密制造技术皇冠上的明珠”,根据之前中芯国际的公报,目...

优雅的替换if-else语句

场景 日常开发,if-else语句写的不少吧??当逻辑分支非常多的时候,if-else套了一层又一层,虽然业务功能倒是实现了,但是看起来是真的很不优雅,尤其是对于我这种有强迫症的程序"猿",看到这么多if-else,脑袋瓜子就嗡嗡的,总想着解锁新姿势:干掉过多的if-else!!!本文将介绍三板斧手段: 优先判断条件,条件不满足的,逻辑及时中断返回; 采用策略模式+工厂模式; 结合注解,锦...

离职半年了,老东家又发 offer,回不回?

有小伙伴问松哥这个问题,他在上海某公司,在离职了几个月后,前公司的领导联系到他,希望他能够返聘回去,他很纠结要不要回去? 俗话说好马不吃回头草,但是这个小伙伴既然感到纠结了,我觉得至少说明了两个问题:1.曾经的公司还不错;2.现在的日子也不是很如意。否则应该就不会纠结了。 老实说,松哥之前也有过类似的经历,今天就来和小伙伴们聊聊回头草到底吃不吃。 首先一个基本观点,就是离职了也没必要和老东家弄的苦...

2020阿里全球数学大赛:3万名高手、4道题、2天2夜未交卷

阿里巴巴全球数学竞赛( Alibaba Global Mathematics Competition)由马云发起,由中国科学技术协会、阿里巴巴基金会、阿里巴巴达摩院共同举办。大赛不设报名门槛,全世界爱好数学的人都可参与,不论是否出身数学专业、是否投身数学研究。 2020年阿里巴巴达摩院邀请北京大学、剑桥大学、浙江大学等高校的顶尖数学教师组建了出题组。中科院院士、美国艺术与科学院院士、北京国际数学...

为什么你不想学习?只想玩?人是如何一步一步废掉的

不知道是不是只有我这样子,还是你们也有过类似的经历。 上学的时候总有很多光辉历史,学年名列前茅,或者单科目大佬,但是虽然慢慢地长大了,你开始懈怠了,开始废掉了。。。 什么?你说不知道具体的情况是怎么样的? 我来告诉你: 你常常潜意识里或者心理觉得,自己真正的生活或者奋斗还没有开始。总是幻想着自己还拥有大把时间,还有无限的可能,自己还能逆风翻盘,只不是自己还没开始罢了,自己以后肯定会变得特别厉害...

百度工程师,获利10万,判刑3年!

所有一夜暴富的方法都写在刑法中,但总有人心存侥幸。这些年互联网犯罪高发,一些工程师高技术犯罪更是引发关注。这两天,一个百度运维工程师的案例传遍朋友圈。1...

程序员为什么千万不要瞎努力?

本文作者用对比非常鲜明的两个开发团队的故事,讲解了敏捷开发之道 —— 如果你的团队缺乏统一标准的环境,那么即使勤劳努力,不仅会极其耗时而且成果甚微,使用...

为什么程序员做外包会被瞧不起?

二哥,有个事想询问下您的意见,您觉得应届生值得去外包吗?公司虽然挺大的,中xx,但待遇感觉挺低,马上要报到,挺纠结的。

当HR压你价,说你只值7K,你该怎么回答?

当HR压你价,说你只值7K时,你可以流畅地回答,记住,是流畅,不能犹豫。 礼貌地说:“7K是吗?了解了。嗯~其实我对贵司的面试官印象很好。只不过,现在我的手头上已经有一份11K的offer。来面试,主要也是自己对贵司挺有兴趣的,所以过来看看……”(未完) 这段话主要是陪HR互诈的同时,从公司兴趣,公司职员印象上,都给予对方正面的肯定,既能提升HR的好感度,又能让谈判气氛融洽,为后面的发挥留足空间。...

面试:第十六章:Java中级开发

HashMap底层实现原理,红黑树,B+树,B树的结构原理 Spring的AOP和IOC是什么?它们常见的使用场景有哪些?Spring事务,事务的属性,传播行为,数据库隔离级别 Spring和SpringMVC,MyBatis以及SpringBoot的注解分别有哪些?SpringMVC的工作原理,SpringBoot框架的优点,MyBatis框架的优点 SpringCould组件有哪些,他们...

面试阿里p7,被按在地上摩擦,鬼知道我经历了什么?

面试阿里p7被问到的问题(当时我只知道第一个):@Conditional是做什么的?@Conditional多个条件是什么逻辑关系?条件判断在什么时候执...

无代码时代来临,程序员如何保住饭碗?

编程语言层出不穷,从最初的机器语言到如今2500种以上的高级语言,程序员们大呼“学到头秃”。程序员一边面临编程语言不断推陈出新,一边面临由于许多代码已存在,程序员编写新应用程序时存在重复“搬砖”的现象。 无代码/低代码编程应运而生。无代码/低代码是一种创建应用的方法,它可以让开发者使用最少的编码知识来快速开发应用程序。开发者通过图形界面中,可视化建模来组装和配置应用程序。这样一来,开发者直...

面试了一个 31 岁程序员,让我有所触动,30岁以上的程序员该何去何从?

最近面试了一个31岁8年经验的程序猿,让我有点感慨,大龄程序猿该何去何从。

大三实习生,字节跳动面经分享,已拿Offer

说实话,自己的算法,我一个不会,太难了吧

程序员垃圾简历长什么样?

已经连续五年参加大厂校招、社招的技术面试工作,简历看的不下于万份 这篇文章会用实例告诉你,什么是差的程序员简历! 疫情快要结束了,各个公司也都开始春招了,作为即将红遍大江南北的新晋UP主,那当然要为小伙伴们做点事(手动狗头)。 就在公众号里公开征简历,义务帮大家看,并一一点评。《启舰:春招在即,义务帮大家看看简历吧》 一石激起千层浪,三天收到两百多封简历。 花光了两个星期的所有空闲时...

《Oracle Java SE编程自学与面试指南》最佳学习路线图2020年最新版(进大厂必备)

正确选择比瞎努力更重要!

字节跳动面试官竟然问了我JDBC?

轻松等回家通知

面试官:你连SSO都不懂,就别来面试了

大厂竟然要考我SSO,卧槽。

实时更新:计算机编程语言排行榜—TIOBE世界编程语言排行榜(2020年6月份最新版)

内容导航: 1、TIOBE排行榜 2、总榜(2020年6月份) 3、本月前三名 3.1、C 3.2、Java 3.3、Python 4、学习路线图 5、参考地址 1、TIOBE排行榜 TIOBE排行榜是根据全世界互联网上有经验的程序员、课程和第三方厂商的数量,并使用搜索引擎(如Google、Bing、Yahoo!)以及Wikipedia、Amazon、YouTube统计出排名数据。

立即提问
相关内容推荐