用fpga控制带有寄存器的ad芯片进行spi传输

求一些有利用fpga配置带有寄存器的ad转换芯片。有关于fpga如何对ad寄存器的地址操作进行spi传输的相关verilog代码及解释。

2个回答

使用Spartan6控制AD9613进行采样,
module testmode_spi(

input clk_25,
input rst,

output reg csb,
output reg oeb,
output clk_spi,
output reg [7:0] state,
output write,
output reg [7:0] tr_delay,

//output reg [7:0] sdio_spi_id,

output reg fin_ad_reg,

inout sdio

);


reg     rd_wr   = 0;        //璇诲啓
parameter       phase   =   2'b00;      //w1鍜寃0

parameter       spi_syn =           {8'h3a,8'h01};



reg         wr_valid;
reg         [23:0]  sdio_data1;
reg         [23:0]  sdio_data2;

reg         sdio_out;
reg         [15:0]  sdio_rd;

// reg [7:0] sdio_spi_id;
// reg [7:0] state;

reg         [7:0]   id_cnt;
reg         [3:0]   num;

// reg [7:0] tr_delay;
reg write;
reg [15:0] cnt;
reg [23:0] sdio_data_te;

parameter   st_idle = 4'd0;
parameter   wr_cmd1 = 4'd1;
parameter   waite   = 4'd2;

// parameter wr_cmd3 = 4'd3;
// parameter wr_cmd4 = 4'd4;
// parameter wr_cmd5 = 4'd5;
parameter rd_delay = 4'd6;
parameter rd_cmd1 = 4'd7;
parameter rd_cmd2 = 4'd8;
parameter re_delay = 4'd9;

parameter   w2r_delay   =   5000;


assign sdio = write ? sdio_out:1'bz;
assign clk_spi = ~clk_25;

always @(posedge clk_25)
    if(!rst)
        wr_valid <= 0;
    else if(state == wr_cmd1)
        wr_valid <= 1;
    else 
        wr_valid <= wr_valid;






always @(posedge clk_25)begin
    if(!rst)begin
        state <= st_idle;
        sdio_data1 <= 0;
        sdio_data2 <= 0;

        sdio_rd <= 0;


        waite : begin
            state <= waite;
            fin_ad_reg <= 1;
        end


        default :state <= st_idle;
        endcase
    end
end




always @(posedge clk_25)
    if(!rst)
        num <= 0;
    else if(state == wr_cmd1)
        num <= 1;
    else if(state == waite)
        num <= 2;

    else 
        num <= num;

always @(posedge clk_25)
    if(!rst)
        tr_delay <= 0;
    else if(num == 2 && tr_delay <= 30)
        tr_delay <= tr_delay + 1;

    else
        tr_delay <= 0;


always @(posedge clk_25)
    if(!rst)
        csb <= 1;
    else if(tr_delay > 2 && tr_delay <= 26 && num == 2 )
        csb <= 0;                       

        csb <= 1;

always @(posedge clk_25 )
    if(!rst)
        sdio_out <= 0;
    else if(num == 2 && tr_delay > 2)
        sdio_out <= sdio_data1['d26-tr_delay];

    else 
        sdio_out <= 0;

always @(posedge clk_25)
    if(!rst)
        oeb <= 1;
    else if(num >= 2)
        oeb <= 0;
    else 
        oeb <= 1;

endmodule

ADI官方也有例程,不难的。

goodbyeday
goodbyeday 能详细说说在哪里找吗。我搜了ADI不知道在哪里找
大约一年之前 回复
Csdn user default icon
上传中...
上传图片
插入图片
抄袭、复制答案,以达到刷声望分或其他目的的行为,在CSDN问答是严格禁止的,一经发现立刻封号。是时候展现真正的技术了!
其他相关推荐
AD9364 SPI 寄存器配置

本人现在使用arm芯片的spi接口对射频芯片ad9364进行配置,由于寄存器数量繁多,在网上下载了一个寄存器配置软件,帮助我进行寄存器的配置,但是将寄存器内容写入,发射通道始终没有信号。 1、想知道可能是什么原因造成? 2、spi接口的速率会产生影响吗?如果使用spi接口写入上千个值,会产生问题吗? 3、有没有大神做过相关内容,求一份代码参考!

fpga控制ad的spitongxin

fpga与ad的spi通信过程:先是fpga对ad进行初始化,然后fpga向ad中写入命令。等到ad芯片数据准备完毕向fpga发送一个标志位,然后fpga向ad发送sclk。每一个sclk就接受一个ad的数据位,这个过程对吗。如果不对请改正下。我用的是ads1298.其他spi的ad芯片过程也可以

用fpga控制ads1298的spi通信

用fpga来配置ads1298芯片对应寄存器的spi通信。用Verilog代码实现。最好有比较详细的注释

arm与FPGA间用SPI通信方式传输数据

arm做主机与FPGA间用SPI通信方式传输数据,FPGA除了要接收arm端发送的数据外, 还需要随时处理一些外部设备状态信息,这一过程是随机突发的,然后再将数据回发至arm端进行处理并显示在相应界面。那么完成这一过程是否要一直保持SPI通信的状态,需要怎么做,求大神给个方向。

FPGA做从机与arm进行SPI通信,接收数据错位

FPGA做从机与arm spi通信 ,fpga可以正确接收arm发过来的数据,但fpga给arm回发的数据,arm接收总是错位,比如发0x01 arm接收到为0x80,发0x81,arm接收到0xC0,总是右移动了一位,这问题困扰了好几天了,求大神解答,在线等!

两个FPGA芯片数据传输

求代码…加q. 1718686998 用VHDL设计…………………… 波特率是19200。。。。。其他没有什么要求

stm32与FPGA spi通信

求 FPGA的vhdl 程序 和stm32液晶如何显示 fpga的vhdl代码

如何使用MCU升级XILINX AT7 FPGA存放在SPIflash中的程序?

A7_FPGA使用QSPI模式启动,由于项目需要用MCU做FPGA程序升级,MCU和FPGA同时挂在SPI总线上,用MCU升级FPGA存放在SPIflash中的程序,请问: 1、怎么操作SPIFLASH? MCU写入的文件格式是 “.BIT”还是“.MCS”? 2、怎么分配FLASH地址,首地址是多少?地址空间怎么分配?

fpga控制发脉冲控制步进电机

我要用fpga控制三个步进电机,内部时钟是50mhz的,需要一个10mhz的脉冲去控制,不知道怎么写程序,新手。谢谢指教,我知道用定时器或者锁相环好像可以,但是我写出来的调试不对。求大神指教

arm与FPGA通信如何定义SPI通信的数据解析协议

用arm自带的spi驱动与FPGA进行通信,arm端做主机每次发送一字节8位,需要往FPGA里发送一些参数和数据, ,其中发送的数据内容在0x00到0xFF都会出现,求解如何定义协议进行解析才能把参数跟数据分开来。求大神解答

AD9361射频芯片,在50MHz及以上采样率下 接收信号质量很差

最近在艰难的调试AD9361,这个射频芯片号称LVDS接口下采样率可达到120MHZ,目前用到50MHZ采样率就会出现一些问题,采样信号质量很差,如下图所示,采样一个信号源发出的单频信号,经过AD9361混频后在FPGA内部抓到的接收波形,参差不齐,不够圆滑。![图片说明](https://img-ask.csdn.net/upload/201810/29/1540821962_588909.png) 然而当采样速率设置为30MHz时,同样的输入下FPGA接收到的信号质量较好一点,如下图所示,总结来看感觉采样速率越高采样信号质量就越不好。 ![图片说明](https://img-ask.csdn.net/upload/201810/29/1540822064_616820.png) 图片上的波形是,已经在调节了AD9361内部的延时寄存器,使采样达到最佳效果之后得到的了。配置是用ADI官方提供的配置软件生成的 目前对该接收信号质量差问题上,困扰许久,希望大家给予帮助,不胜感激。

ad9956芯片调试SYNC输出频率为10M,与系统时钟到 1/4不相符合

调试AD9956芯片时,电路取自师兄的dsp+dds电路的一半,师兄电路配置成功,我调试硬件电路时,遇到的第一个问题是无源晶振不起振,后调试成晶振一端起振,一端不振,据说这样晶振也是正常工作了,reset复位后SYNC_OUT管脚输出频率为10Mhz,与应有的系统时钟频率的1/4不符合,尝试下载程序,该管教输出频率不变,不明白这里是什么问题?

fpga控制步进电机走T型速度曲线

我现在在用黑金fpga控制步进电机,,希望能通过改变脉冲频率去让运动轴的速度呈现先加速,接着匀速,最后减速的状态,用fpga怎么能实现,谢谢各位大神赐教。

求spi通信verilog代码

小白急求FPGA与ARM板之间SPI通信模式0 的verilog代码,能收一字节回发一字节就行

请问,用cyusb3014传输视频数据,在FPGA如何实现UVC协议?

用cyusb3014传输视频数据,在FPGA如何实现UVC协议?

如何通过FSMC实现STM32与FPGA的同时相互读写数据?

# 如何通过FSMC实现STM32与FPGA的同时相互读写数据? **_1.问题背景:_** 本人设计的数据采集模块:STM32F407为主控芯片进行数据分析和处理,FPGA(EP2C8)负责外接ADC的控制和数据缓存。 STM32与FPGA之间设计的使用FSMC通信,本人已经实现单方面的数据传输:即FPGA将ADC采集的数据通过16位的数据总线传输给STM32里面。 但是,当我想在STM32接收数据的同时,向FPGA发送两次数据 以改变FPGA控制ADC的采样频率。这时候,出现问题。 **_2.出现的问题:_** FPGA的SignalTap显示,数据总线没有出现我STM32发送的数据,反而是地址总线出现了数据,但地址总线从此开始自己加一地变化下去? **_3.STM32的发送数据的程序代码_** 条件判断后,直接赋值给地址0x60000000。 ``` if(freq == 3000) *(volatile int16_t *)0x60000000=0x0B; if(freq == 800000000) *(volatile int16_t *)0x60000000=0x0C; ``` **_4.FPGA的接收数据的程序代码_** _其中** FSMC_XA **_是FSMC的20位的地址总线。 _ **FSMC_XD** 是FSMC的16位的数据总线。_ _**AD_DIVCLK_REG1 和 AD_DIVCLK_REG2** 是控制ADC采样的分频计数器__。 _ ``` if (rising_edge(CLK)) then if(AD_EN_WORK='0' and CS ='0' and WE = '0')then case FSMC_XA(17 downto 11) is when "1100000" =>AD_DIVCLK_REG1 <="0000000000110001"; when "1100001" =>AD_SAMPLE_DEPTH_REG(11 downto 0) <=FSMC_XD(11 downto 0); when "1100111" =>AD_DIVCLK_REG2 <="0000000000110001"; when others =>AD_DIVCLK_REG1<=AD_DIVCLK_REG1; end case; end if; case FSMC_XD(15 downto 0) is when "0000000000001011" =>AD_DIVCLK_REG1 <="0000000000000011"; AD_DIVCLK_REG2 <="0000000000000011"; when "0000000000001100" =>AD_DIVCLK_REG1 <="0000000000000001"; AD_DIVCLK_REG2 <="0000000000000001"; when others =>AD_DIVCLK_REG1<=AD_DIVCLK_REG1; end case; end if; ``` **_5.SignalTap的监测图_** ![图片说明](https://img-ask.csdn.net/upload/201903/29/1553829652_671246.png) 由SignalTap可以看出, 1. FSMC_XA作为地址总线,它出现了STM32的数据,但出现一次后就开始一直自加一了?我在STM32里面明明只赋值了两次? 2. FSMC_XD作为数据总线,一直是FPGA采集得到的ADC的数据,并成功发送给了STM32。但他为什么没有出现STM32里面,条件判断后所赋值的数:0x0B和0x0C呢? 3.FPGA里面的REG1明明初始值设了49(110001b),却显示为1,并且没变化。不应该先开始就是49,然后收到STM32的值后,就相对应地改变吗? 注:STM32程序的FSMC相关配置都配置好了,两个芯片的程序都没有报错,程序都正常下载到了芯片上。 希望大神能够抽时间解决一下,具体有细节问题还请随时问我。留言或者微信都行(微信:13438912526)。

请问FPGA如何进行复数运算?

接收到的数据为复数,请问用FPGA如何处理?或者说在FPGA中能进行复数运算吗?

FPGA串口传输数据出现问题。

自己跑了一个别人的代码,通过串口传输到串口助手上。正常应该得到的数据是![图片说明](https://img-ask.csdn.net/upload/201904/11/1554975286_90392.png) 如图这样14组计数值。 但我跑出的结果却是 ![图片说明](https://img-ask.csdn.net/upload/201904/11/1554975690_483810.png) 如图这样毫无规律的计数值。并且每次收到的字节也可能不同。波特率我没有改过,程序也没有动过,不知道问题出现在哪,感觉不应该是因为不同的开发板导致的问题,还望大佬解答。

如何用FPGA将RJ45网络信号转换为单端串行数据

如何用FPGA将RJ45网络信号转换为单端串行数据。双绞线过来的网络信号,通过RJ45接口,网络隔离变压器,链接到网卡,然后用FPGA读取网卡信息。将读取的所有信号原封不动地,存入一步FIFO,将100M信号写入,用4M时钟读出;再存入另外一个异步FIFO,用4M速度写,100M速度读取,读取的信号在用FPGA传递给网卡2,通过另一个RJ45传递出去。 用到2个RJ网口,2个网卡,一块FPGA芯片(包含2个网卡控制器和2个异步FIFO),让100M的网络信号,原封不动的传输,先100M转为4M,在4M转回100M回到以太网。 不过目前这方面的资料好少啊,网卡是88E1111,有人用Verilog处理过网络信号吗?

大学四年自学走来,这些私藏的实用工具/学习网站我贡献出来了

大学四年,看课本是不可能一直看课本的了,对于学习,特别是自学,善于搜索网上的一些资源来辅助,还是非常有必要的,下面我就把这几年私藏的各种资源,网站贡献出来给你们。主要有:电子书搜索、实用工具、在线视频学习网站、非视频学习网站、软件下载、面试/求职必备网站。 注意:文中提到的所有资源,文末我都给你整理好了,你们只管拿去,如果觉得不错,转发、分享就是最大的支持了。 一、电子书搜索 对于大部分程序员...

在中国程序员是青春饭吗?

今年,我也32了 ,为了不给大家误导,咨询了猎头、圈内好友,以及年过35岁的几位老程序员……舍了老脸去揭人家伤疤……希望能给大家以帮助,记得帮我点赞哦。 目录: 你以为的人生 一次又一次的伤害 猎头界的真相 如何应对互联网行业的「中年危机」 一、你以为的人生 刚入行时,拿着傲人的工资,想着好好干,以为我们的人生是这样的: 等真到了那一天,你会发现,你的人生很可能是这样的: ...

程序员请照顾好自己,周末病魔差点一套带走我。

程序员在一个周末的时间,得了重病,差点当场去世,还好及时挽救回来了。

技术大佬:我去,你写的 switch 语句也太老土了吧

昨天早上通过远程的方式 review 了两名新来同事的代码,大部分代码都写得很漂亮,严谨的同时注释也很到位,这令我非常满意。但当我看到他们当中有一个人写的 switch 语句时,还是忍不住破口大骂:“我擦,小王,你丫写的 switch 语句也太老土了吧!” 来看看小王写的代码吧,看完不要骂我装逼啊。 private static String createPlayer(PlayerTypes p...

上班一个月,后悔当初着急入职的选择了

最近有个老铁,告诉我说,上班一个月,后悔当初着急入职现在公司了。他之前在美图做手机研发,今年美图那边今年也有一波组织优化调整,他是其中一个,在协商离职后,当时捉急找工作上班,因为有房贷供着,不能没有收入来源。所以匆忙选了一家公司,实际上是一个大型外包公司,主要派遣给其他手机厂商做外包项目。**当时承诺待遇还不错,所以就立马入职去上班了。但是后面入职后,发现薪酬待遇这块并不是HR所说那样,那个HR自...

女程序员,为什么比男程序员少???

昨天看到一档综艺节目,讨论了两个话题:(1)中国学生的数学成绩,平均下来看,会比国外好?为什么?(2)男生的数学成绩,平均下来看,会比女生好?为什么?同时,我又联想到了一个技术圈经常讨...

为什么本科以上学历的人只占中国人口的5%,但感觉遍地都是大学生?

中国大学生占总人口不到5% 2017年,中国整体的本科率仅有5.9%;如果算上研究生,这一比例可以进一步上升到6.5% 为什么在国家统计局推出的这份年鉴中,学历的最高一阶就是到研究生,而没有进一步再统计博士生的数量的。 原因其实并不难理解,相比全国和各省整体人口体量,博士生的占比非常之低,属于绝对意义上的小概率样本。 这一点,我们从上表中的各省研究生占比情况也可以看出端倪。除北京、天津、上海三...

副业收入是我做程序媛的3倍,工作外的B面人生是怎样的?

提到“程序员”,多数人脑海里首先想到的大约是:为人木讷、薪水超高、工作枯燥…… 然而,当离开工作岗位,撕去层层标签,脱下“程序员”这身外套,有的人生动又有趣,马上展现出了完全不同的A/B面人生! 不论是简单的爱好,还是正经的副业,他们都干得同样出色。偶尔,还能和程序员的特质结合,产生奇妙的“化学反应”。 @Charlotte:平日素颜示人,周末美妆博主 大家都以为程序媛也个个不修边幅,但我们也许...

MySQL数据库面试题(2020最新版)

文章目录数据库基础知识为什么要使用数据库什么是SQL?什么是MySQL?数据库三大范式是什么mysql有关权限的表都有哪几个MySQL的binlog有有几种录入格式?分别有什么区别?数据类型mysql有哪些数据类型引擎MySQL存储引擎MyISAM与InnoDB区别MyISAM索引与InnoDB索引的区别?InnoDB引擎的4大特性存储引擎选择索引什么是索引?索引有哪些优缺点?索引使用场景(重点)...

如果你是老板,你会不会踢了这样的员工?

有个好朋友ZS,是技术总监,昨天问我:“有一个老下属,跟了我很多年,做事勤勤恳恳,主动性也很好。但随着公司的发展,他的进步速度,跟不上团队的步伐了,有点...

我入职阿里后,才知道原来简历这么写

私下里,有不少读者问我:“二哥,如何才能写出一份专业的技术简历呢?我总感觉自己写的简历太烂了,所以投了无数份,都石沉大海了。”说实话,我自己好多年没有写过简历了,但我认识的一个同行,他在阿里,给我说了一些他当年写简历的方法论,我感觉太牛逼了,实在是忍不住,就分享了出来,希望能够帮助到你。 01、简历的本质 作为简历的撰写者,你必须要搞清楚一点,简历的本质是什么,它就是为了来销售你的价值主张的。往深...

程序员写出这样的代码,能不挨骂吗?

当你换槽填坑时,面对一个新的环境。能够快速熟练,上手实现业务需求是关键。但是,哪些因素会影响你快速上手呢?是原有代码写的不够好?还是注释写的不够好?昨夜...

外包程序员的幸福生活

今天给你们讲述一个外包程序员的幸福生活。男主是Z哥,不是在外包公司上班的那种,是一名自由职业者,接外包项目自己干。接下来讲的都是真人真事。 先给大家介绍一下男主,Z哥,老程序员,是我十多年前的老同事,技术大牛,当过CTO,也创过业。因为我俩都爱好喝酒、踢球,再加上住的距离不算远,所以一直也断断续续的联系着,我对Z哥的状况也有大概了解。 Z哥几年前创业失败,后来他开始干起了外包,利用自己的技术能...

带了6个月的徒弟当了面试官,而身为高级工程师的我天天修Bug......

即将毕业的应届毕业生一枚,现在只拿到了两家offer,但最近听到一些消息,其中一个offer,我这个组据说客户很少,很有可能整组被裁掉。 想问大家: 如果我刚入职这个组就被裁了怎么办呢? 大家都是什么时候知道自己要被裁了的? 面试软技能指导: BQ/Project/Resume 试听内容: 除了刷题,还有哪些技能是拿到offer不可或缺的要素 如何提升面试软实力:简历, 行为面试,沟通能...

优雅的替换if-else语句

场景 日常开发,if-else语句写的不少吧??当逻辑分支非常多的时候,if-else套了一层又一层,虽然业务功能倒是实现了,但是看起来是真的很不优雅,尤其是对于我这种有强迫症的程序"猿",看到这么多if-else,脑袋瓜子就嗡嗡的,总想着解锁新姿势:干掉过多的if-else!!!本文将介绍三板斧手段: 优先判断条件,条件不满足的,逻辑及时中断返回; 采用策略模式+工厂模式; 结合注解,锦...

离职半年了,老东家又发 offer,回不回?

有小伙伴问松哥这个问题,他在上海某公司,在离职了几个月后,前公司的领导联系到他,希望他能够返聘回去,他很纠结要不要回去? 俗话说好马不吃回头草,但是这个小伙伴既然感到纠结了,我觉得至少说明了两个问题:1.曾经的公司还不错;2.现在的日子也不是很如意。否则应该就不会纠结了。 老实说,松哥之前也有过类似的经历,今天就来和小伙伴们聊聊回头草到底吃不吃。 首先一个基本观点,就是离职了也没必要和老东家弄的苦...

记录下入职中软一个月(外包华为)

我在年前从上一家公司离职,没想到过年期间疫情爆发,我也被困在家里,在家呆着的日子让人很焦躁,于是我疯狂的投简历,看面试题,希望可以进大公司去看看。 我也有幸面试了我觉得还挺大的公司的(虽然不是bat之类的大厂,但是作为一名二本计算机专业刚毕业的大学生bat那些大厂我连投简历的勇气都没有),最后选择了中软,我知道这是一家外包公司,待遇各方面甚至不如我的上一家公司,但是对我而言这可是外包华为,能...

为什么程序员做外包会被瞧不起?

二哥,有个事想询问下您的意见,您觉得应届生值得去外包吗?公司虽然挺大的,中xx,但待遇感觉挺低,马上要报到,挺纠结的。

当HR压你价,说你只值7K,你该怎么回答?

当HR压你价,说你只值7K时,你可以流畅地回答,记住,是流畅,不能犹豫。 礼貌地说:“7K是吗?了解了。嗯~其实我对贵司的面试官印象很好。只不过,现在我的手头上已经有一份11K的offer。来面试,主要也是自己对贵司挺有兴趣的,所以过来看看……”(未完) 这段话主要是陪HR互诈的同时,从公司兴趣,公司职员印象上,都给予对方正面的肯定,既能提升HR的好感度,又能让谈判气氛融洽,为后面的发挥留足空间。...

面试:第十六章:Java中级开发

HashMap底层实现原理,红黑树,B+树,B树的结构原理 Spring的AOP和IOC是什么?它们常见的使用场景有哪些?Spring事务,事务的属性,传播行为,数据库隔离级别 Spring和SpringMVC,MyBatis以及SpringBoot的注解分别有哪些?SpringMVC的工作原理,SpringBoot框架的优点,MyBatis框架的优点 SpringCould组件有哪些,他们...

面试阿里p7,被按在地上摩擦,鬼知道我经历了什么?

面试阿里p7被问到的问题(当时我只知道第一个):@Conditional是做什么的?@Conditional多个条件是什么逻辑关系?条件判断在什么时候执...

Python爬虫,高清美图我全都要(彼岸桌面壁纸)

爬取彼岸桌面网站较为简单,用到了requests、lxml、Beautiful Soup4

无代码时代来临,程序员如何保住饭碗?

编程语言层出不穷,从最初的机器语言到如今2500种以上的高级语言,程序员们大呼“学到头秃”。程序员一边面临编程语言不断推陈出新,一边面临由于许多代码已存在,程序员编写新应用程序时存在重复“搬砖”的现象。 无代码/低代码编程应运而生。无代码/低代码是一种创建应用的方法,它可以让开发者使用最少的编码知识来快速开发应用程序。开发者通过图形界面中,可视化建模来组装和配置应用程序。这样一来,开发者直...

面试了一个 31 岁程序员,让我有所触动,30岁以上的程序员该何去何从?

最近面试了一个31岁8年经验的程序猿,让我有点感慨,大龄程序猿该何去何从。

6年开发经验女程序员,面试京东Java岗要求薪资28K

写在开头: 上周面试了一位女程序员,上午10::30来我们部门面试,2B哥接待了她.来看看她的简历: 个人简历 个人技能: ● 熟悉spring mvc 、spring、mybatis 等框架 ● 熟悉 redis 、rocketmq、dubbo、zookeeper、netty 、nginx、tomcat、mysql。 ● 阅读过juc 中的线程池、锁的源...

大三实习生,字节跳动面经分享,已拿Offer

说实话,自己的算法,我一个不会,太难了吧

程序员垃圾简历长什么样?

已经连续五年参加大厂校招、社招的技术面试工作,简历看的不下于万份 这篇文章会用实例告诉你,什么是差的程序员简历! 疫情快要结束了,各个公司也都开始春招了,作为即将红遍大江南北的新晋UP主,那当然要为小伙伴们做点事(手动狗头)。 就在公众号里公开征简历,义务帮大家看,并一一点评。《启舰:春招在即,义务帮大家看看简历吧》 一石激起千层浪,三天收到两百多封简历。 花光了两个星期的所有空闲时...

Java岗开发3年,公司临时抽查算法,离职后这几题我记一辈子

前几天我们公司做了一件蠢事,非常非常愚蠢的事情。我原以为从学校出来之后,除了找工作有测试外,不会有任何与考试有关的事儿。 但是,天有不测风云,公司技术总监、人事总监两位大佬突然降临到我们事业线,叫上我老大,给我们组织了一场别开生面的“考试”。 那是一个风和日丽的下午,我翘着二郎腿,左手端着一杯卡布奇诺,右手抓着我的罗技鼠标,滚动着轮轴,穿梭在头条热点之间。 “淡黄的长裙~蓬松的头发...

大牛都会用的IDEA调试技巧!!!

导读 前天面试了一个985高校的实习生,问了他平时用什么开发工具,他想也没想的说IDEA,于是我抛砖引玉的问了一下IDEA的调试用过吧,你说说怎么设置断点...

都前后端分离了,咱就别做页面跳转了!统统 JSON 交互

文章目录1. 无状态登录1.1 什么是有状态1.2 什么是无状态1.3 如何实现无状态1.4 各自优缺点2. 登录交互2.1 前后端分离的数据交互2.2 登录成功2.3 登录失败3. 未认证处理方案4. 注销登录 这是本系列的第四篇,有小伙伴找不到之前文章,松哥给大家列一个索引出来: 挖一个大坑,Spring Security 开搞! 松哥手把手带你入门 Spring Security,别再问密...

立即提问
相关内容推荐