之前老师给的一个例题中有：
setproperty -dict { PACKAGE_PIN R18 IOSTANDARD LVCMOS33 } [get_ports { LED[4] }]; 其中的-dict是什么意思？还有那个R18，我查了表格没有R18。。。
像三人表决电路的引脚怎么写。。给个思路啊。。。
verilog引脚文件的写法？？？
- 写回答
- 好问题 0 提建议
- 追加酬金
- 关注问题
分享- 邀请回答
-
2条回答 默认 最新
- 2022-10-07 15:12回答 1 已采纳 用的时候要加 “·” `timescale 1ns/1ps `define SS 32'd49999999 `define DD 32'd50000000 modu
- 2021-12-08 17:42回答 1 已采纳 verilog没有能综合的时间函数。需要自己根据时钟频率分频计数计时。你提出的需求不复杂。需要你用verilog编写计数，定时等功能模块。当然也可以外接个rtc芯片。不过代码反而更复杂。
- 2022-11-13 15:14回答 2 已采纳 请看👉 ：写入数据到bmp位图文件(C语言)
- 2020-09-12 17:26我不叫施展诶的博客 xdc文件主要是定义管脚约束、时钟约束，以及其他时序约束。 约束文件的创建： ①先创建一个.xdc的约束文件，在vivado左侧边栏Project Manager下，点击Add Source ②选择Add or create constraints，点击Next ...
- 2022-06-06 15:40回答 2 已采纳 把代码中的2 换成 7559 就行 integer i; reg [31:0] a[2:0]; //7560-1 reg [31:0] b
- 2022-09-23 17:24回答 1 已采纳 1.a=5/2;等效与a=2 会把5/2直接当2处理。2.a=b/7 综合后会优化成乘法，和c 语言优化成魔法数相乘类似。3.a=b/c 综合后会是个除法电路，可能会调用dsp,也可能会是移位想减。与
- 2022-10-16 14:35回答 2 已采纳 对 就是2的addr_width次方
- 2020-05-22 11:59qq_35256534的博客 想要很详细的理解Verilog语言基础，建议先下载Robei软件，这样可以很形象化的把语句理解透彻。 1 Verilog 基础 1.1. 数据 （1）电路四种状态 Verilog 用 4 个值来实现电平描述：0，1，Z 和 X。 （2）数值表示方法：...
- 2022-01-03 10:23回答 1 已采纳 verilog 没有浮点数的定义，要实现小数，可以用定浮点的办法。比如将一个小数放大 2^N 倍后去处理。比如将一个小数放大256倍后，最后的8位是小数部分。假设我们只看这最后的8位，小数部分。000
- 2022-10-12 23:48回答 1 已采纳 情况不多的时候直接列真值表写case就可以了，在FPGA中会用一个LUT实现。加上拼接：case({A,B,C,D})4'b0000:
- 2015-07-25 07:58回答 1 已采纳 http://bbs.elecfans.com/forum.php?mod=viewthread&tid=467976
- 2021-12-11 16:06一般路过摆烂人的博客 快速入门verilog的基本语法+ISE的使用
- 2022-09-13 23:34回答 1 已采纳 out[3…0] 就是4个输出信号，也必须是4个输出管脚，怎么可能整成一个管脚。
- 2023-03-20 10:16悟OO道的博客 Verilog fpga
- 2021-06-17 14:39Jeff·Ray的博客 Verilog语言采用的是4*4矩阵键盘，每按下一个键数码管会显示当前按键的值。
- 没有解决我的问题, 去提问
