求问vivado中怎么用时钟，下载到artix-7板子上时钟不走怎么办，急！！

vivado中使用了clocking wizard这个IP模块，内面的参数都设置好了，基本是默认100MHZ，但下载到板子的时候，一直停留在初值不往下走，是什么问题，时钟管脚接错了吗？clkin接的是MRCC时钟管脚，CCLk管脚不允许接，说是无效的，求助，急！！

写回答
好问题 0 提建议
追加酬金
关注问题
分享
邀请回答
编辑收藏删除结题
收藏举报

1条回答

关注

码龄粉丝数原力等级 --

被采纳

被点赞

采纳率
devmiao 2018-11-10 15:43
关注
https://blog.csdn.net/avrmcu1/article/details/42557475

解决无用
评论打赏
分享
举报

评论

按下Enter换行，Ctrl+Enter发表内容

报告相同问题？

关注问题

vivado生成400khz时钟 fpga开发
2022-04-28 10:27

回答 1 已采纳可以的，不用担心误差。
为什么Vivado调用的时钟IP无法使用 fpga开发
2022-06-21 13:08

回答 1 已采纳没看见时钟 IP 的 reset 属性这个 reset 缺省属性是高有效估计是这里的问题你的激励文件 rst_n 和这个反了，不匹配，时钟 IP 始终是复位状态。这么改下试试 module Clo
VIVADOIP核找不到打不开，找不到解决办法 fpga开发
2021-12-25 15:02

回答 1 已采纳我之前也遇到过这个问题，通过这个解决了，你可以借鉴一下。https://support.xilinx.com/s/question/0D52E00006hpp7v/dputrd%E7%BC%96%E8
ARTIX-7 XC7A35T实验项目之流水灯
2022-10-10 15:27

FMOFO的博客 ARTIX-7 XC7A35T实验项目之流水灯
Vivado时序约束问题 fpga开发
2022-06-23 12:16

回答 1 已采纳你的约束生效了，没有问题。你最后贴的图中没有 clk_10M_clk_wiz_0 to clk_5M_clk_wiz_0 这一条就说明你的约束生效了。
VIVADO FFT中输入数据正负号问题 fpga开发
2022-03-29 16:58

回答 1 已采纳这个 IP 我没用过，也没研究过看你的说明 [47：24]为虚部，[23:0]为实部用法：数据赋给[23：0]，而高位则直接赋了24位0感觉没问题，你送的数据有正数、负数是有符号数，这样做没问题。FF
Vivado软件打不开，显示vivado.bat拒绝访问 fpga开发
2021-11-12 12:43

回答 1 已采纳以前碰到过，整了好久，没整好。最后卸掉重新装了一遍才整好。
【已解决】FPGA系列Xilinx Artix7找不到SYS_CLK在哪里，如何输出50MHZ频率方波
2023-08-11 19:02

PCNOTme的博客 FPGA系列Xilinx Artix7找不到SYS_CLK在哪里，如何输出50MHZ频率方波
vivado生成的固件逻辑与代码不一致 fpga开发
2022-11-25 13:25

回答 2 已采纳 fpga 在综合后会优化代码，这个优化可能会影响你代码的逻辑，会优化掉你的一些逻辑。在加入ila时，一些原本优化掉的信号或逻辑，由于信号中加入了ila ，这些优化会放弃，加了ila 反而使功能正常了。
关于同步RAM和异步RAM时钟设计的问题 fpga开发 stm32 单片机
2022-04-06 17:16

回答 1 已采纳在 FPGA 设计来说1：异步 RAM 是读写受时钟控制，但是读写能用不同的时钟。2：异步双口 RAM，双口、读、写可用四个独立的时钟。(当然，也能用一个相同的时钟)3：异步单口 RAM，读、写可用两
Vivado 2019.1仿真verilog报错[USF-XSim-62]和[Vivado 12-4473]，疑似仿真代码没有正确调用模块？ c++ c语言开发语言
2020-06-11 21:37

回答 3 已采纳 https://blog.csdn.net/LANHUAMANJIANGHONG/article/details/77865768
【代码】Xilinx + Vivado + 数字时钟(时分秒) + LED指示
2023-09-04 17:48

PCNOTme的博客代码【Xilinx + Vivado + 数字时钟(时分秒) + LED指示】实践项目
FPGA输出时钟的电压摆幅过小人工智能开发语言
2020-05-19 17:46

回答 1 已采纳首先你要确定你测量时钟电压摆幅的设备(示波器等)的量程。按我的经验采用大于200MHz的示波器不会出现你说的现象。但是用100MHz的示波器就会出现你说的现象。我用100MHz示波器测量1
ARTIX-7 GTP 3G-SDI 使用实例
2020-03-12 20:32

昨日傍晚的博客 XILINX ARTIX-7 FPGA 可以使用GTP 传送最高3G-SDI的信号。本文记录 GTP调用方法，与SDI IP的互联方法等，最后实现1080p60彩条内部产生后经SDI回环后接收，仅适用于ARTIX-7或更高系列。组建工程部分参考赛灵思xapp...
FPGA解码MIPI视频：Xilinx Artix7-100T低端FPGA，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持
2023-11-13 08:11

9527华安的博客 Xilinx Artix7-100T低端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持本设计基于Xilinx的 Artix7-100T低端FPGA开发板，采集OV5640摄像头的2Line MIPI视频，IOV5640摄像头配置为...
Xilinx Artix-7 FPGA 【1】之实现DEMO工程并烧写
2018-10-02 11:43

【星星之火】的博客一、主要目的使用vivado 15.4 创建A7 FPGA工程 Verilog、约束等资源文件的编写及添加 ...在下面的对话框中默认选择RTL Project, 因为我们这里使用verilog行为描述语言来编程。下面的 Do not sp...
Artix-7 50T FPGA试用笔记之Create a simple MicroBlaze System
2017-11-10 13:49

weixin_34326558的博客前言：之前笔者的试用博文提到安富利这块板子非常适合MicroBlaze开发，同时网上...实验平台：Avnet-Artix-7 50T 开发套件/其它硬件也可以EDK：Vivado 2015.2SDK：Xilinx SDK 2015.2 实验内容：创建一个简单的Micro...
基于Xilinx Artix7的PCB设计总结
2022-02-02 16:29

青青豌豆的博客在这篇博客里笔者想把一些工作中积累的PCB设计知识以及Xilinx Artix7硬件设计要点分享出来，也许能为大家以后的工作带来一些帮助，利用下班时间笔者动手自己画了一块开发板焊接打样，把需要的硬件资源都扩展到一起如...
FPGA解码MIPI视频：Xilinx Artix7-35T低端FPGA，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持
2024-02-02 09:00

9527华安的博客 Xilinx Artix7-35T低端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持
没有解决我的问题, 去提问

悬赏问题

¥15 三菱伺服电机按启动按钮有使能但不动作
¥20 为什么我写出来的绘图程序是这样的，有没有lao哥改一下
¥15 js，页面2返回页面1时定位进入的设备
¥200 关于#c++#的问题，请各位专家解答！网站的邀请码
¥50 导入文件到网吧的电脑并且在重启之后不会被恢复
¥15 （希望可以解决问题）ma和mb文件无法正常打开，打开后是空白，但是有正常内存占用，但可以在打开Maya应用程序后打开场景ma和mb格式。
¥20 ML307A在使用AT命令连接EMQX平台的MQTT时被拒绝
¥20 腾讯企业邮箱邮件可以恢复么
¥15 有人知道怎么将自己的迁移策略布到edgecloudsim上使用吗？
¥15 错误 LNK2001 无法解析的外部符号