德善的二分之一可爱 2018-11-26 02:41 采纳率: 50%
浏览 873
已采纳

求助帖!ISE软件的FPGA editor怎么用?

老师布置的任务,要求用加法器和D触发器构成延时链实现TDC电路,不能用Verilog语言直接编写,要用FPGAeditor手动布线,求
FPGAeditor的详细教程,谢谢了!

  • 写回答

1条回答 默认 最新

  • threenewbee 2018-11-26 02:46
    关注
    本回答被题主选为最佳回答 , 对您是否有帮助呢?
    评论
编辑
预览

报告相同问题?

手机看
程序员都在用的中文IT技术交流社区

程序员都在用的中文IT技术交流社区

专业的中文 IT 技术社区,与千万技术人共成长

专业的中文 IT 技术社区,与千万技术人共成长

关注【CSDN】视频号,行业资讯、技术分享精彩不断,直播好礼送不停!

关注【CSDN】视频号,行业资讯、技术分享精彩不断,直播好礼送不停!

客服 返回
顶部