Guixue_L
2018-12-04 00:30 阅读 1.0k

加法器 触发器 8位加法,并行输出

讨论使用1位全加器(只能用1个)及锁存器或触发器,实现8位加法,要求并行输出并有数据有效指示。(时钟输入 可选1kHZ-50MHZ)。
要求给出电路原理图或Verilog-HDL代码,要求仿真并给出仿真结果。

基础差,有大神可以帮忙吗?

  • 点赞
  • 写回答
  • 关注问题
  • 收藏
  • 复制链接分享

相关推荐