Guixue_L 2018-12-04 00:30 采纳率: 0%
浏览 1098

加法器 触发器 8位加法,并行输出

讨论使用1位全加器(只能用1个)及锁存器或触发器,实现8位加法,要求并行输出并有数据有效指示。(时钟输入 可选1kHZ-50MHZ)。
要求给出电路原理图或Verilog-HDL代码,要求仿真并给出仿真结果。

基础差,有大神可以帮忙吗?

  • 写回答

1条回答

  • m0_73882338 2023-12-11 20:32
    关注

    兄弟知道怎么搞了不?时隔5年……你是不是也是uestc的

    评论

报告相同问题?

悬赏问题

  • ¥50 有数据,怎么建立模型求影响全要素生产率的因素
  • ¥50 有数据,怎么用matlab求全要素生产率
  • ¥15 TI的insta-spin例程
  • ¥15 完成下列问题完成下列问题
  • ¥15 C#算法问题, 不知道怎么处理这个数据的转换
  • ¥15 YoloV5 第三方库的版本对照问题
  • ¥15 请完成下列相关问题!
  • ¥15 drone 推送镜像时候 purge: true 推送完毕后没有删除对应的镜像,手动拷贝到服务器执行结果正确在样才能让指令自动执行成功删除对应镜像,如何解决?
  • ¥15 求daily translation(DT)偏差订正方法的代码
  • ¥15 js调用html页面需要隐藏某个按钮