请教互相关算法测时间延迟的fpga设计该怎么做?菜鸟一枚

要在quartusii上用VHDL做基于互相关算法的时延估计,fpga刚接触,不知道该怎么设计。求代码、仿真图参考啊

Csdn user default icon
上传中...
上传图片
插入图片
抄袭、复制答案,以达到刷声望分或其他目的的行为,在CSDN问答是严格禁止的,一经发现立刻封号。是时候展现真正的技术了!