# Error loading design
# Error: Error loading design
# Pausing macro execution
# MACRO ./key_wck1_run_msim_rtl_verilog.do PAUSED at line 12
代码是正确的但就是不能仿真出现波形,网上查了很多解决办法但都不行
# Error loading design
# Error: Error loading design
# Pausing macro execution
# MACRO ./key_wck1_run_msim_rtl_verilog.do PAUSED at line 12
代码是正确的但就是不能仿真出现波形,网上查了很多解决办法但都不行